• 마이크로전자및패키징학회지
• /
• 제14권2호
• /
• pp.41-47
• /
• 2007

현재 PCB기판내에 소재나 칩부품을 이용하여 커패시터나 저항을 구현하여 내장시키는 임베디드 패시브기술에 대한 연구가 많이 진행되어 지고 있다. 본 연구에서는 커패시터 용량이나 인덕터의 특성이 검증된 칩부품을 기판내 내장시켜 다이플렉서 기판을 제작하였다. $880\;MHz{\sim}960\;MHz(GSM)$영역과 $1.71\;GHz{\sim}1.88\;GHz(DCS)$영역을 나누는 회로를 구성하기 위해 1005크기의 6개 칩을 표면실장 공정과 함몰공정으로 형성시켜 Network Analyzer로 측정하여 비교하였다. chip표면실장으로 구현된 Diplexer는 GSM에서 최대 0.86 dB의 loss, DCS에서 최대 0.68 dB의 loss가 나타났다. 표면실장과 비교하였을 때 함몰공정의 Diplexer는 GSM 대역에서 약 5 dB의 추가 loss가 나타났으며 목표대역에서 0.6 GHz정도 내려갔다. 칩 전극과 기판의 도금 연결부위는 $260^{\circ}C$, 80분의 고온공정 및 $280^{\circ}C$, 10초의 솔더딥핑의 열충격 고온공정에서도 이상이 없었으며 특성의 변화도 거의 관찰되지 않았다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2007년도 하계학술대회 논문집 Vol.8
• /
• pp.30-30
• /
• 2007

현재 다양한 종류의 RF 통신 제품이 시장에 등장하면서 제품의 경쟁력 확보에 있어 소형화 정도가 중요한 이슈가 되고 있다. Passive Device는 RF Circuit을 제작할 때 많은 면적을 차지하고 있으며 이를 감소시키기 위해 여러 연구가 진행되고 있다. 가장 효과적인 방법으로 반도체 집적기술로 크기를 줄이는 방법이 있으나, 공정이 비싸고 제작 시간이 오래 걸려 제품개발 시간과 개발비용이 상승하게 된다. 반면에 SoP-L 공정은 PCB 제작에 이용되는 일반적인 재료와 공정을 사용하므로 개발 비용과 시간을 줄일 수 있다. SoP-L의 또 하나 장점은 다종 재료를 다층으로 구성할 수 있다는 점이다. 최근 chip-type의 Device를 PCB 기판 안에 내장하는 방법의 RF Circuit 소형화 연구가 많이 진행되고 있다. 본 연구에서는 SoP-L 공정으로 chip-type 수동소자를 PCB 기판 내에 함몰하여 수동소자회로를 구현, 분석하여 보았다. 수동소자회로는 880 MHz~960 MHz(GSM) 영역과 1.71 GHz~1.88 GHz(DCS) 영역을 나누는 Diplexer를 구성하였다. 1005 size의 chip 6개로 구현한 Diplexer를 표면실장과 함몰공정으로 제작하고 Network Analyzer로 측정하여 비교하였다. chip 표면실장으로 구현된 Diplexer는 GSM에서 최대 0.86 dB의 loss, DCS에서 최대 0.68 dB의 loss가 나타났다. 표면실장과 비교하였을 때 함몰공정의 Diplexer는 GSM 대역에서 약 0.5 dB의 추가 loss가 나타났으며 목표대역에서 0.6 GHz정도 내려갔다. 이 결과를 바탕으로 두 공정 간 차이점을 확인하고, 함몰공정으로 chip-type 수동소자를 사용하였을 때 고려해야 할 점을 분석하였다. 이를 바탕으로 SoP-L 함몰공정의 안정성을 높여서 이것을 이용한 회로의 소형화에 적용이 가능할 것으로 기대한다. 특히 능동소자의 DC Power Control에서 고용량의 수동소자를 이용할 때 집적도를 높일 수 있을 것이다.

• 광학세계
• /
• 통권139호
• /
• pp.56-57
• /
• 2012

인쇄회로기판과 표면실장기술, LED, 인쇄전자, 기능성 필름, 광학 및 레이저기기 등 전자 제조산업 전반에 걸친 기술들을 총집결한 국내 최대 산업전문전시회인 'Electronics Manufacturing Korea 2012(이하 EMK2012)'가 지난 4월 11일부터 13일까지 코엑스 Hall C, D에서 펼쳐졌다. EMK2012는 SMT/PCB & NEPCON KOREA, LED Packaging EXPO, Film Technology Show와 함께 올해부터 Printed Electronics & Electronic Materials Show과 Photonics Seoul(포토닉스 서울)이 추가돼 총 5개의 전시회가 동시에 열렸다. 약 25개국 300업체가 1000부스 규모로 참가한 이번 전시회는 기존의 SMT, PCB, 전자부품, FPD 생산기자재와 더불어 LED 생산기자재, 광학기기, 레이저 산업 등 전자산업 관련 각종 생산기자재와 제품 등을 선보이며 최신 기술을 교류하는 기회였다.

• 한국분말야금학회:학술대회논문집
• /
• 한국분말야금학회 2003년도 춘계학술강연 및 발표대회
• /
• pp.7-7
• /
• 2003

90년대 중반부터 이동통신제품과 인터넷의 대중화에 의한 노트북 PC등 휴대용 멀티미디어제품의 수요 급증은 전자 제품의 소형화 및 복합화를 유도하였으며, 이러한 제품의 추세에 대응하기 위하여 세라믹 부품은 벌크 단품에서 적층형으로 급속하게 바뀌고 있다. 이러한 정보기기의 좀 더 낳은 생산성과 효율을 얻기 위해 소형화, 경량화 및 고기능화의 요구에 대응되는 공정으로서 부품의 표면실장기술이 80년대에 실용화되었고, 이에 따른 칩 부품의 수요도 급격히 증가하고 있다. 대표적인 칩부품중의 하나인 MLCC(Multi Layer Ceramic Capacotor)는 전자제품의 소형경량화 및 대량생산과 더불어 필수적이 수소동자로써 지금까지 그 성장세는 휴대폰과 컴퓨터생산의 빠른 증가에 EK라 매년 약 15% 정도로 증가하고 있으며, 앞으로 그 수요는 더욱더 등가 할 것이다. EH한 고용량 영역까지 용량대를 확장함으로써, 탄탈 및 알루미늄 전해콘덴서의 영역까지도 확대 형성될 것으로 예상되고 있다. 본 강연에서는 MLCC의 제조기술 동향과 시장에 대한 전망에 대해 소개함으로써, 하루가 다르게 발전하고 있는 전자산업의 고용량화, 초소형화, 특수품, 복합화 등의 적층부품 전반의 현황 및 발전방향 파악하는데 조금이라도 도움이 되고자 한다.

• 정보처리학회논문지:소프트웨어 및 데이터공학
• /
• 제10권10호
• /
• pp.385-390
• /
• 2021

갠트리는 미소 칩을 피더에서 기판까지 이동하는 장비이다. 갠트리가 부품을 이동하는 중에 카메라는 부품의 상태를 검사한다. 본 논문의 목적은 갠트리의 이동시간이 가장 짧은 경로를 찾고 그 경로에 따른 이동시간을 계산한다. 현재 사용되고 있는 부품의 상태를 검사하는 방법은 stop_motion 방식이다. 본 논문은 moving_motion 방식과 카메라 앞에서 최대속도를 갖는 fly_motion 방식을 제시한다. 또한, 부품 상태의 검사는 시그니처 방법을 사용하였다. 3가지 방식의 갠트리가 이동하는 시간을 비교했을 때, stop_motion보다 moving_motion 방식은 9.42%, fly_motion 방식은 17.73% 향상되었다. 본 논문에서 제시한 fly_motion 방식을 갠트리 이동 경로에 사용할 경우 생산성이 향상될 것으로 생각한다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2003년도 추계학술발표강연 및 논문개요집
• /
• pp.227-227
• /
• 2003

캐패시터, 인덕터 등의 전자부품들은 적층기술 및 표면 실장 기술 등을 이용하여 적층형 칩형태로 제작되고 있다. 적층형 칩형태의 전자부품들은 전자기적 특성을 부여하는 세라믹스와 전극역할을 하는 금속으로 구성되어 있으며, 전극 부분은 크게 내부전극과 외부전극으로 구분된다. 고장이 발생하게 되면 고장의 형태를 의미하는 고장모드(failure mode)와 제품을 고장에 이르게하는 물리, 화학적, 기계적 과정을 의미하는 고장기구(failure mechanism)을 조사하게 된다. 전자부품에서 고장이 발생하였을 경우, 1차적인 분석대상은 전극재인데 전극재에 기인한 고장으로는 세라믹스와 전극재 사이의 열팽창계수 차이에 기인한 박리현상(Delamination), 인쇄불량에 의한 단락 및 두께 불량, 세라믹스와 전극재 사이의 반응, 산화에 의한 부식 등이 있다. 이러한 고장은 급격한 주위 환경의 변화에 의한 것보다는 일정수준의 스트레스가 축적되어 발생하며, 수명을 예측하기 위해서는 고장의 원인을 규명하고 그 원인에 의한 가속 시험을 수행하는 것이 일반적인 방법이다. 본 연구에서는 Ag 외부 전극재의 수명을 예측하고자 가속시험을 수행하였고, 고장 분석 통하여 Ag외부 전극재의 특성 및 문제점 등을 정확히 파악하기 위한 연구를 하였다.

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 1993년도 춘계학술대회 논문집
• /
• pp.66-70
• /
• 1993

미세드릴가공은 드릴 직경의 소경화로 발생하는 공구강성저하, 지동 발생, 칩배출 곤란 등으로 인해 수많은 기계가공 중에서도 가장 어려운 가공 중의 하나이며 이로인해 설계의 단계에서 가능한 피하고있는 실정이다. 그러나 근래 각종 제품의 소형 경량화 추세가 일어나면서 미세구멍가공 기술에 대한 중요성이 높아지고 있으며, 특히 시계부품, 소형 정밀 부품, 연료분사용 노즐, 광파이버 관련품, 우주항공기 부품 등에 수요가 급증하고 있다. 또한 최근 전기.전자 공업의 발달과 함께 등장한 표면실장기술(SMT)은 프린터 배선기판의 고밀도화를 더욱 진전시켰으며 이는 구멍밀도, 구멍지름의 미소화 등 미세구멍가공 관점에서 보완해야 할 기술적인 과제를 남겨 놓았다. 본 연구는 미세드릴가공의 메카니즘을 규명하고 그 문제점을 해결하여 미소경 드릴링 머신을 개발하는 데 주력함과 동시에그 절삭현상의 기초적인 연구를 수행하였다

• 한국재료학회지
• /
• 제5권8호
• /
• pp.929-935
• /
• 1995

구동 IC를 유리기판 위의 Al패드 전극에 연결하는 LCD(Liquid Crystal Display) 모듈을 실장하는 Chip On Glass (COG) 기술을 개발하기 위하여 기존에 잘 알려진 기술 가운데 실제로 적용 가능성이 가장 유망한 이방성 도전 접착제 (ACA, Anisotropic Conductive Adhesives)를 사용한 공정에 대하여 조사하였다. ACA 공정은 본딩 부분에 ACA 수지를 균일하게 분포시키는 공정과 자외선을 조사하여 수지를 경화하여 칩을 실장하는 공정의 2단계로 진행하였다. 칩에 가해준 하중은 2-15kg이었고 칩의 예열 온도는 12$0^{\circ}C$이었다. 이방성 도전체는 Au 또는 Ni이 표면 피막 재료로 사용된 것을 사웅하였으며 전도성 입자의 갯수가 500, 1000, 2000, 4000개/$\textrm{mm}^2$이며 크기가 5, 7, 12$\mu\textrm{m}$이었다. ACA 처리의 결과 입자 크기가 5$\mu\textrm{m}$이고 입자 밀도는 4000개/$\textrm{mm}^2$일 경우가 대단히 낮은 접촉 저항 및 가장 안정된 본딩 특성을 나타냈었다.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2002년도 추계기술심포지움논문집
• /
• pp.131-135
• /
• 2002

본 연구에서는 개인 통신기의 핵심부품인 초소형 세라믹 칩 안테나 (SMD형) 개발의 무선회로 설계 기술, 초소형 설계기술, 표면실장기술, 소형화 SMD기술, Test기술 및 설계기반 마련 및 대외 경쟁력 있는 초소형 세라믹 칩 안테나 (SMD형) 개발의 초소형화 기술을 확보하였다. 중심주파수는 2442.5MHz(Type), 반사손실은 -l0dB이하, 정재파비는 2max, xy의 최대 이득은 -2dB 이상, size는 0.05ccmax이다.

• 대한용접접합학회:학술대회논문집
• /
• 대한용접접합학회 1995년도 특별강연 및 추계학술발표 개요집
• /
• pp.145-148
• /
• 1995

To provide better understanding of a solder joint design criteria, mathematical models have been developed to calculate the shape of the solder fillets formed between the pad and lead. The effects of parameters such as solder volume and pad dimensions are described with this model. In this study, a systematic way to determine the design criteria of the SMT from the predicted 3D solder joint profile is proposed. The solder joint profile is calculated using the available 3D FEM code which minimizes the system energy due to the surface tension and gravity. The solder joint profiles of gullwing-type lead such as QFP and SOP are calculated for design parameters, and acceptable ranges are obtained. The result shows that the pad length is the most significant factor compared with the pad width and pad area.