• Proceedings of the KIEE Conference
• /
• 2005.07a
• /
• pp.292-294
• /
• 2005

전력계통에 고장이 발생할 경우 dc성분이 많이 포함된 고장전류가 발생될 가능성이 높아진다. 이때, 고장이 발생 되었다가 dc성분이 소멸되면서 만들어낸 자속이 CT의 포화에 가장 큰 영향을 미치게 된다. 특히 발전소 구내에서 고장이 발생되면 dc성분이 많이 포함된 고장전류가 발생되어 CT가 포화하는 현상을 자주 볼 수 있다. 이로 인해 보호계전기에 유입되는 2차 전류가 왜곡되고 이로 인해 보호계전기가 오동작을 하게 된다. 본 논문에서는 대용량 발전소의 스위치야드 차단기 혹은 모선에서 발생한 고장으로 Unit 보호계전기가 오동작한 사례를 분석한 내용이다.

• Proceedings of the KIEE Conference
• /
• 2005.11a
• /
• pp.74-76
• /
• 2005

수평형 에미터 스위치트 사이리스터(Lateral Emitter Switched Thyristor, LEST)의 고전압 전류 포화 특성을 위한 새로운 보호회로가 제안하였으며 성공적으로 제작 및 측정하였다. LEST의 부유(浮遊, floating) n+ 전압이 보호 MOSFET의 문턱 전압 보다 커지면 보호 회로는 LEST의 동작 모드를 regenerative 상태에서 non-regerative 상태로 전환시킨다. 일반적인 LEST의 전압 전류 포화 특성이 17 V로 제한되는 것에 비해 제안된 회로와 결합된 LEST는 200V 이상의 고전압 전류 포화 특성을 보였으며, Hard Switching Fault(HSF) 단락 회로 상황에서도 $10{\mu}s$ 이상 견디는 단락 회로 유지 능력을 보였다.

• Proceedings of the KIEE Conference
• /
• 2002.11a
• /
• pp.99-101
• /
• 2002

개선된 FB-SOA 및 낮은 턴-오프 시간의 특성을 가지는 수평형 애노드-스위칭 사이리스터(LAST)의 고온에서의 전류-전압 특성을 연구하였다. LAST는 고온에서도 훌륭한 전류 포화 특성을 가져 개선된 FB-SOA의 특성을 보였다. 고온에서 LAST의 순방향 전압 강하는 감소되었다. 또한 LAST는 온도가 상승함에 따라 포화 전류가 감소하여. 병렬연결 동작 시에 전류 균형 특성을 기대할 수 있다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2004.05b
• /
• pp.165-168
• /
• 2004

Bias magnet에 의한 평면자심재료의 전자기적 특성 변화를 분석하기 위해 E형 코어 사이에서 영구자석의 유무 및 위치 등의 gap 형성 조건에 따른 측성변화를 관찰하였다. 영구자석과 air Gap이 평면코어에 삽입 될 경우 높은 포화 전류값을 가지는데 이는 자기저항이 자성체에 비해서 상당히 높은 에어 갭의 존재로 인해 외부 인가 전류가 증가되어도 자성체에서 생성되는 자속이 대부분 에어갭 내에서 소비되기 때문이다. 그리고 Bias magnet 역할을 하는 영구자석을 자심재료에 가하게 되면 Bias에 의한 역자장과 자성체에서 발생하는 자장이 서로 상쇄되어 포화 전류는 증가하게 된다. 또한, Bias magnet로 영구자석을 삽입하연 공진주파수는 고주파 대역으로 이동하므로 대전류 고주파 특성이 요구되는 응용장치에 적용가능하다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 1998.05a
• /
• pp.405-408
• /
• 1998

In this paper, We analyzed the current-voltage characteristics with n-type silicon substrates concentration and temperature variations (Room temperature, 5$0^{\circ}C$, 75$^{\circ}C$) in platinum silicide and silicon junction. Measurement electrical parameters are forward turn-on voltage, reverse breakdown voltage, barrier height, saturation current, ideality factor, dynamic resistance acceding to junction concentration of substrates and temperature variations. As a result, the forward turn-on voltage, reverse breakdown voltage, barrier height and dynamic resistance were decreased but saturation current and ideality factor were increased by substrates concentration variations. Reverse breakdown voltage and dynamic resistance were increased by temperature variations.

• The Transactions of the Korean Institute of Power Electronics
• /
• v.3 no.1
• /
• pp.61-69
• /
• 1998

In this paper, discrete current control of voltage source inverters is proposed. As a current control scheme, the constant switching frequency predictive current control is adopted and implemented with DSP microprocessor system. In particular, the proposed method is for the compensation of the control lagging due to calculation delays in the microprocessor controller. In controlling the current, the inverter output voltage saturation problem is inevitable and usually affects the current control performance. So, the saturation boundary condition of the inverter output voltage and its effects on the current controal performance of the proposed current control scheme are investigated with experiment. Finally, the proposed scheme is applied to the active power filter system and some results are described for validation.

• Proceedings of the Korean Vacuum Society Conference
• /
• 1999.07a
• /
• pp.231-231
• /
• 1999

PDP(Plasma Display Panel)는 21세기 디스플레이 시장을 대체할 차세대 디스플레이 장치로서 넓은 시야각, 얇고, 가볍고, 메모리기능이 있다는 여러 가지 장점들을 가지고 있지만 현재 고휘도, 고효율, 저소비전력 등의 문제점들을 해결하여야 한다. 이러한 문제점들의 해결을 위해서는 명확한 미세방전 PDP 플라즈마에 대한 정확한 진단 및 해석이 필요하다. 따라서 본 연구에서는 미세 면방전 AC-PDP 플라즈마의 기초 변수들 (플라즈마 밀도 & 온도, 플라즈마 뜬 전위, 플라즈마 전위 등의 측정을 통해 고휘도, 고효율 PDP를 위한 최적의 방전환경을 알아내는 데 있다. 일반적으로 전자의 밀도는 방전전류에 비례하는 관계를 보인다. 전류에 대해 방전전압이 일정하다면 전자밀도가 커짐에 따라서 휘도는 포화되며 상대적으로 휘도와 전류의 비로 표시되는 발광효율은 감소하게 된다. 반면 전자밀도가 상당히 작다면 휘도는 전자밀도에 비례하고 효율은 최대값을 보인다. 따라서 미세구조 PDP에서 휘도와 발광효율, 양쪽에 부합하는 최적의 방전환경을 플라즈마 전자밀도와 온도의 측정을 통해서 해석하는 것이 필요하다. 본 실험에서는 방전기체의 종류와 Ne+Xe 방전기체의 조성비에 따른 플라즈마 밀도, 온도의 공간적인 분포특성을 진단하기 위해서 초미세 랑뮈에 탐침(지름: 수 $mu extrm{m}$)을 제작하였다. 제작된 초미세 탐침을 컴퓨터로 제어되는 스텝핑모터를 장착한 정밀 X, Y, Z stage에 부착하여서 수 $\mu\textrm{m}$간격의 탐침 삽입위치에 따라서 미세면방전 AC-PDP의 플라즈마 밀도 및 온도분포 특성을 진단하였다. PDP 방전공간에 초미세 랑뮈에 탐침을 삽입해서 -200~+200V의 바이어스 전압을 가해준다. 음의 바이어스 전압구간에서 이온 포화전류를 얻어내어 여기서 플라즈마 이온 밀도를 측정하고 양의 바이어스 전압구간에서 플라즈마 전자온도를 측정하면 미세면방전 AC-PDP 플라즈마의 기초 진단이 가능하다.

• Proceedings of the IEEK Conference
• /
• 1998.06a
• /
• pp.457-460
• /
• 1998

단 채널 MOSFET 소자의 드레인 전압-드레인 전류 특성을 예측하기 위해서 caughey-thomas 이동도 모델을 수치적으로 구현하는 방법을 제안한다. 구현된 caughey-thomas 모델의 정확한 특성을 검증하기 위해서 0.5[.mu.m]의 설계규칙을 가즌 ASIC용 공정으로 n-MOSFET과 p-MOSFET을 제작하였다. 전자 및 정공의 포화속도 값이 각각 6.2*10/sup 6/[cm/sec] 과 1.034*10/sup 7/[cm/sec]인 경우에 채널길이가 0.5[.mu.m] 이상인 n-MOSFET과 p-MOSFET의 드레인 전압-드레인 전류특성의 모의실험 결과는 측정값에 비하여 10% 이내의 상대오차를 보였다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.40 no.1
• /
• pp.1-10
• /
• 2003

Device characteristics of the Metal-Ferroclecric-Semiconductor FET(MFSFET) are simulated in this study. The field-dependent polarization model and the square-law FET model are employed in our simulation. C-V$_{G}$ curves generated from our MFSFET simulation exhibit the accumulation, the depletion and the inversion regions clearly. The capacitance, the subthreshold and the drain current characteristics as a function of gate bias exhibit the memory windows are 1 and 2 V, when the coercive voltages of ferroelectric are 0.5 and 1 V respectively. I$_{D}$-V$_{D}$ curves are composed of the triode and the saturation regions. The difference of saturation drain currents of the MFSFET device at the dual threshold voltages in I$_{D}$-V$_{D}$ curve is 1.5, 2.7, 4.0, and 5.7 ㎃, when the gate biases are 0, 0.1, 0.2 and 0.3V respectively. As the drain current is demonstrated after time delay, PLZT(10/30/70) thin film shows excellent reliability as well as the decrease of saturation current is about 18 % after 10 years. Our simulation model is expected to be very useful in the estimation of the behaviour of MFSFET devices.T devices.

• Proceedings of the KIEE Conference
• /
• 2004.07e
• /
• pp.52-54
• /
• 2004

본 논문에서는 속도 포화이후 채널에 발생한느 과잉 캐리어에 의한 채널전하으 발생과 그 영향에 대하여 설명하고 있다. 일반적으로 게이트의 길이가 짧은 GaAs MESFET에서 속도 포화지점에서 전류의 포화가 발생한다. 본 논문은 속도 포화이후 드레인 전압의 증가에 의하여 유입되는 캐리어와 유출되는 캐리어의 차에 의하여 발생하는 채널의 과잉 캐리어에 발생과 이로인해 채널에 쌓이는 채널의 전기적인 특성을 설명하고 있다.