• Title/Summary/Keyword: 패킷 처리 언어

Search Result 22, Processing Time 0.031 seconds

eFlowC: A Packet Processing Language for Network Management (eFlowC : 네트워크 관리를 위한 패킷 처리 언어)

  • Ko, Bang-Won;Yoo, Jae-Woo
    • Journal of the Korea Society of Computer and Information
    • /
    • v.19 no.1
    • /
    • pp.65-76
    • /
    • 2014
  • In this paper, we propose a high-level programming language for packet processing called eFlowC and it supporting programming development environment. Based on the C language which is already familiar and easy to use to program developers, eFlowC maintains the similar syntax and semantics of C. Some features that are unnecessary for the packet processing has been removed from C, eFlowC is highly focused on performing packet data, database, string byte information checking and event processing. Design high-level programming languages and apply an existing language or compiler technology, language function and compilation process that is required for packet processing will be described. In order to use the DPIC device such as X11, we designed a virtual machine eFVM that takes into account the scalability and portability. We have evaluated the utility of the proposed language by experimenting a variety of real application programs with our programming environment such as compiler, simulator and debugger for eFVM. As there is little research that devoted to define the formats, meanings and functions of the packet processing language, this research is significant and expected to be a basis for the packet processing language.

Design and Implementation of Packet Processing Programming Language and Compiler (패킷 처리 프로그래밍을 위한 언어의 설계와 컴파일러의 구현)

  • Choi, YeJi;Ko, BangWon;Shin, KyoungHee;Yoo, ChaeWoo
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2012.04a
    • /
    • pp.510-513
    • /
    • 2012
  • 본 논문은 하드웨어에 독립적이고 패킷 처리 프로그래밍 개발의 효율성을 높이기 위하여 eFlowC 언어와 eFlowC 컴파일러를 제안한다. eFlowC 언어는 C 언어 기반의 고급언어이다. 그리고 기존의 C 문법에 패킷 처리 관련 기능을 위한 새로운 라이브러리를 추가하였다. eFlowC 컴파일러는 eFlowC 언어로 작성된 프로그램을 입력으로 받는다. 그리고 결과물로 가상 기계 목적 코드를 생성한다. 가상 기계 목적 코드는 언어 번역기의 입력 파일로 언어 번역기를 통하여 다양한 하드웨어 기계어로 번역이 가능하다.

Design and Implementation of Intelligent Active Router System (정보처리 가능한 능동라우터 시스템 설계 및 구현)

  • 전하용;최원호;정민수
    • Proceedings of the Korea Multimedia Society Conference
    • /
    • 2004.05a
    • /
    • pp.429-432
    • /
    • 2004
  • 능동 네트워크에 관한 연구들은 능동 패킷 정의와 능동 센서 프로그램 언어, 능동 노드의 구성, 경로 설정에 관한 것이다. 본 논문에서는 정보처리가 가능하고 원격에서 제어 가능한 능동 라우터 시스템의 구축 방향을 제시하고 능동 라우터 시스템에 전달되는 능동 패킷에 대한 정의와 능동 센서 프로그램 언어 및 인터프리터도 설계 및 구현한다.

  • PDF

Virtual Machine for Program Testing on the Virtual Network Processor Environment (가상의 네트워크 프로세서 환경에서 프로그램 테스트를 위한 가상머신)

  • Hong, Soonho;Kwak, Donggyu;Ko, BangWon;Yoo, Chae-Woo
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2012.04a
    • /
    • pp.514-517
    • /
    • 2012
  • 최근 인터넷 사용자 증가와 네트워크를 기반의 응용 프로그램이 다양하게 개발되고 있다. 또한 스마트 폰과 매블릿 PC 의 대중화로 누구나 쉽게 인터넷을 통해 정보검색 서비스를 이용할 수 있다. 따라서 갈수록 증가하는 패킷에 대한 제]어와 이동, 삭제 등과 같은 처리를 빠르게 하기 위해 네트워크 프로세서 (Network Processor)가 개발되었다. 네트워크 프로세서는 패킷 제어와 이동, 삭제를 수행하는데 최적화되어 있다. 하지만 네트워크 프로세서를 개발한 회사마다 교차개발환경 툴과 개발언어가 서로 다르기 때문에 소스코드 재사용 및 확장이 어렵다. 또한 네트워크 프로세서에서 동작하는 프로그램을 매스트 하기 위해 하드웨어 장비가 필요하고 네트워크 프로세서에 종속적인 개발환경과 언어를 배우는 것은 프로그래머에게 큰 부담을 준다. 본 논문에서는 네트워크 프로세서에 최적화된 기능을 언어 레벨에서 정의한 eFlowC 언어를 사용하고 범용 컴퓨터에서 매스트 및 실행을 할 수 있는 가상머신을 제안한다. 그리고 가상머신 중간언어를 사용하여 가상머신이 설치된 범용 컴퓨터에서 소스코드 재사용 및 확장을 가능하게 한다. 따라서 범용 컴퓨터에서 프로그램 테스트를 통해 신뢰성 높은 프로그램을 작성할 수 있다.

Implementation of DEMUX Constructing IP Packet from MPEG-2 TS (MPEG-2 TS로부터 IP 패킷을 구성하는 역다중화기 구현)

  • Lee, Hyung
    • The Journal of the Korea Contents Association
    • /
    • v.10 no.8
    • /
    • pp.59-65
    • /
    • 2010
  • This paper proposes an implementation of a hardware module for transmitting MPEG-2 TS data over the internet protocol (IP)-based network. This implementation consists of two modules; one is an encapsulation module which bridges between n TS packets, where $1\;{\leq}\;n\;{\leq}\;7$, and an IP packets, the other is a packet conversion module which extracts an DSM-CC PS packet from consecutive TS packets and then reconstructing an IP packet. So, these IP packets are carried over 150 megabits per second. Although overall work flow of the proposed DeMUX is based on the reference design of ALTERA, the DeMUX is enhanced by modifying it and performs more functions by adding a packet conversion module. The DeMUX is described by Verilog-HDL (hardware description language) and shows the faithful functionality and throughput through the simulation.

A Research about Adding a New Network Component in Network Simulator 2 (Network Simulator 2에서의 새로운 Network Component 추가에 관한 연구)

  • 안혜환;손재기
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2004.10c
    • /
    • pp.70-72
    • /
    • 2004
  • 본 논문은 NS-2 에서의 새로운 네트워크 요소 모듈 개발에 관한 연구를 목적으로 한다. 현재 대부분의 새로운 네트워크 요소들은 경제적인 이유와 네트워크의 환경적인 제약으로 인해서 시뮬레이터 환경에서 실험 되어지고 컴퓨터 공학에서 가장 많이 알려진 시뮬레이션툴 중의 하나로 NS-2 가 많이 사용되어 지고 있다 이러한 NS-2 는 Otcl 이라는 MIT 에서 개발한 언어와 C++ 가 상호 연동 되어져서 이벤트 처리 부분은 OTcl 이 담당하고 패킷 처리 부분은 C++가 담당 하고 있지만 새로운 네트워크 요소를 추가 하는 부분을 이해 하기에는 현재 공개된 문서 만으로는 이해하기 어려운 부분이 많다. 본 논문에서는 NS-2 에 새로운 네트워크 요소를 추가 하는대 있어서 필요한 NS-2 의 기술적인 부분을 설명함을 목적으로 하였다.

  • PDF

An Efficient Bit Stream Instruction-set for Network Packet Processing Applications (네트워크 패킷 처리를 위한 효율적인 비트 스트림 명령어 세트)

  • Yoon, Yeo-Phil;Lee, Yong-Surk;Lee, Jung-Hee
    • Journal of the Institute of Electronics Engineers of Korea SD
    • /
    • v.45 no.10
    • /
    • pp.53-58
    • /
    • 2008
  • This paper proposes a new set of instructions to improve the packet processing capacity of a network processor. The proposed set of instructions is able to achieve more efficient packet processing by accelerating integration of packet headers. Furthermore, a hardware configuration dedicated to processing overlay instructions was designed to reduce additional hardware cost. For this purpose, the basic architecture for the network processor was designed using LISA and the overlay block was optimized based on the barrel shifter. The block was synthesized to compare the area and the operation delay, and allocated to a C-level macro function using the compiler known function (CKF). The improvement in performance was confirmed by comparing the execution cycle and the execution time of an application program. Experiments were conducted using the processor designer and the compiler designer from Coware. The result of synthesis with the TSMC ($0.25{\mu}m$) from Synopsys indicated a reduction in operation delay by 20.7% and an improvement in performance of 30.8% with the proposed set of instructions for the entire execution cycle.

A Novel Instruction Set for Packet Processing of Network ASIP (패킷 프로세싱을 위한 새로운 명령어 셋에 관한 연구)

  • Chung, Won-Young;Lee, Jung-Hee;Lee, Yong-Surk
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.34 no.9B
    • /
    • pp.939-946
    • /
    • 2009
  • In this paper, we propose a new network ASIP(Application Specific Instruction-set Processor) which was designed for simulation models by a machine descriptions language LISA(Language for Instruction Set Architecture). This network ASIP is aimed for an exclusive engine undertaking packet processing in a router. To achieve the purpose, we added a new necessary instruction set for processing a general ASIP based on MIPS(Microprocessor without Interlock Pipeline Stages) architecture in high speed. The new instructions can be divided into two groups: a classification instruction group and a modification instruction group, and each group is to be processed by its own functional unit in an execution stage. The functional unit was optimized for area and speed through Verilog HDL, and the result after synthesis was compared with the area and operation delay time. Moreownr, it was allocated to the Macro function ana low-level standardized programming language C using CKF(Compiler Known Function). Consequently, we verified performance improvement achieved by analysis and comparison of execution cycles of application programs.

Ethernet Protocol Analyzing based on XML (XML 기반 이더넷 프로토콜 분석)

  • Lee, Jae-Jong;Hwang, Jae-Min;Jung, In-hwan
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2004.05a
    • /
    • pp.1569-1572
    • /
    • 2004
  • 이더넷 프로토콜을 분석하는 것은 다양한 프로토콜 사양을 정확하게 해석하고 프로토콜의 확장성이 고려되어야 한다. 본 논문에서는 XML의 DOM 기술을 이용하여 이더넷 프로토콜을 분석할 수 있는 파서를 제안한다. 제안된 파서는 이더넷을 이용하는 각종 프로토콜 사양을 쉽게 기술할 수 있는 틀을 제공하고, 새로운 프로토콜이 추가되면 XML 언어의 확장성을 이용하여 유지 및 보수에 드는 비용을 최소화 할 수 있는 장점이 있다. 본 논문에서는 XML을 이용한 이더넷 파서를 PDA상에서 무선 LAN 패킷을 분석할 수 있도록 Win CE 기반 개발에 사용되는 EVC++ 언어로 구현되었다.

  • PDF

The Study on Packet Communication Scheduling Scheme for Mobile 3D Bluetooth Game Engine (모바일 3D 블루투스 게임 엔진을 위한 패킷통신 스케줄링 기법에 관한 연구)

  • Cho, Jong-Keun;Kim, Hyung-Il
    • The KIPS Transactions:PartA
    • /
    • v.14A no.4
    • /
    • pp.197-202
    • /
    • 2007
  • This study focused on design and implementation of Mobile 3D Bluetooth Game Engine based on OpenGL-ES. In Mobile 3D network game so far, there is a form the mainstream of wireless inter-net game using WAP and VM. But, VM game we popular because of an excessive communication expense problem for this mobile network game that occur when connect to wireless internet as point out to problem by it, that is, stand-alone game are very popular. This study introduce a mobile 3D Bluetooth Game Engine which is based on mobile 3D standard using OpenGL-ES to solve a problem like mobile network game generally that occur when connect to take pleasure a wireless internet from some people into a short distance. When the number of concurrent packet datum by Bluetooth terminal transfers to each other, we shows that the proposed scheduling scheme for enhancing the process speed up on Bluetooth.