• Proceedings of the Korean Information Science Society Conference
• /
• 2005.11a
• /
• pp.166-168
• /
• 2005

본 논문에서는, axa 출력 버퍼 스위치로 구성된 핫스팟이 발생된 상황 하에서 다단 연결 망(Multistage interconnection Network, MIN)의 성능 예측 모형을 제안하였다. 제안한 성능 예측 오형은 먼저 네트워크 내부 임의 스위치 입력 단에 유입되는 데이터 패킷이 스위치 내부에서 전송되는 유형을 확률적으로 분석하여 설계하였다. 성능분석 모형은 스위치에 장착된 버퍼의 개수와 무관하게 버퍼를 장착한 axa 스위치의 성능, 네트워크 정상상태 처리율(Normalized Throughput, NT)과 네트워크 지연시간(Network Delay)의 예측이 가능하고, 나아가서 이들로 구성진 모든 종류의 다단 연결망 성능 분석에 적용이 용이하다. 제안한 수학적 성능 분석 연구의 실효성 검증을 위하여 병행된 시뮬레이션 결과는 상호 미세한 오차 범위 내에서 모형의 예측 데이터와 일치하는 결과를 보여 분석 모형의 타당성을 입증하였다.

• 한국정보통신설비학회:학술대회논문집
• /
• 2007.08a
• /
• pp.104-110
• /
• 2007

FTTH상용화, IEEE802.11n 무선랜 기술의 상용화 등과 같은 초고속 전송기술의 발전에 따라 홈네트워킹 환경 또한 급격하게 변화하고 있다. 100Mbps를 초과하는 많은 홈네트워킹 기술들의 개발로 인해 홈게이트웨이에 보다 넓은 대역의 LAN 인터페이스를 요구하게 되었고, xDSL이나 케이블모뎀 기반의 가입자망과의 대역폭 차이는 고성능의 QoS 기능을 요구하게 되었다. 이러한 통신환경을 토대로 홈게이트웨이의 기능에 대한 요구사항을 분석하고 홈게이트웨이용 스위칭 칩의 개발규격을 도출하였다. 그리고 새로운 네트워크 기반의 비즈니스 모델을 개발하고자 하는 통신사업자의 요구사항과 QoS나 IPv6등의 다양한 네트워크 요구사항을 등을 유연하게 수용할 수 있으며, 칩의 기능과 성능을 수정하 또는 추가할 수 있는 네트워크 프로세서 기반의 기가빗 스위치 칩을 개발하였다. 개발 칩은 패킷 프로세서로 Layer 4까지 의 패킷헤드를 처리하고, 2기가빗이더넷 + 6패스트이더넷 포트를 갖도록 설계하였으며, FPGA를 이용하여 스위칭 칩의 기본적인 전송기능과 성능, Flow별 패킷 분류 및 패킷 필터링, 스케쥴링 기능 등의 시험을 통하여 설계한 칩의 기능과 성능을 확인하였다.

• Annual Conference of KIPS
• /
• 2003.05b
• /
• pp.1129-1132
• /
• 2003

사용자의 인터넷 서비스 고속화 요구가 증대되면서 스위치나 라우터 보안 장비와 같은 인터네트워킹 장비들의 성능 향상 요구도 커지고 있는데 이는 패킷을 처리하는 양과 속도를 향상시켜야 하다는 것을 의미한다. 스위치와 같은 라인 인터페이스 장치들은 주로 전용 하드웨어로 설계되므로 네트워크의 트래픽 처리 성능을 보장받을 수 있으나, 보안 장비나 네트워크 응용 장비들은 일반 서버 기반에서 트래픽을 처리하는 경우가 많아 시스템적으로 성능 향상에 제약을 받거나 성능 향상을 위해서 높은 비용을 지불해야 한다. 근래의 이러한 통신 관련 장비들에서의 패킷 처리 방식은 단순한 연결 차원을 넘어 패킷을 분석하고 연결을 제어하는 모습을 보이고 있는데 이러한 추가 작업 때문에라도 시스템에 많은 부하가 발생한다. 이러한 트래픽의 분석 처리를 빠르게 하기 위해서는 입력된 데이터와 설정된 규칙간의 비교와 판단이 빨라질 필요가 있는데, 본 논문에서는 이를 위해 기존에 연구된 몇 가지 S/W 적인 해결 방법과 H/W 적인 방법들을 분석하고, 더 나은 검색 성능을 위해 H/W 기반 네트워크 보조 프로세서를 이용한 방식을 제안하고 실험을 통하여 검증하였다.

• Proceedings of the Korean Institute of Communication Sciences Conference
• /
• 1998.06a
• /
• pp.1237-1240
• /
• 1998

• Proceedings of the Korean Institute of Communication Sciences Conference
• /
• 1995.10a
• /
• pp.964-967
• /
• 1995

• The Magazine of the IEIE
• /
• v.29 no.12
• /
• pp.101-101
• /
• 2002

• The Magazine of the IEIE
• /
• v.29 no.12
• /
• pp.1505-1513
• /
• 2002

• Electronics and Telecommunications Trends
• /
• v.31 no.6
• /
• pp.57-66
• /
• 2016

통신망은 향후 통신 및 셀기반 통신망에 필요한 고속, 데이터 속도 및 투명성(transparency) 그리고 유연성(flexibility)을 제공하기 위해 빠르게 진화하고 있다. 전광 패킷 스위칭 망(all optical packet switching) 구조는 향후 급속도로 증가하는 데이터 통신 트래픽을 원활히 수용하기 위해서 싱글 홉 및 멀티 홉 전광 패킷 스위치 망의 요구사항을 만족하는 스위칭 속도, 성능, 확장성, 경제성 등을 고려한 실제 구현 가능한 구조의 필요성이 최근 대두되고 있다. 본 논문에서는 기존의 광 패킷 스위칭 기술의 한계를 극복할 수 있는 전광 멀티 홉 네트워크 기술을 기반으로 포토닉 패킷 스위칭 망을 구현하고자 세계적으로 연구되고 있는 전광 멀티 홉 네트워크 구조, 포토닉 패킷 스위칭 구조 그리고 시간동기 방법에 대해 최근의 연구동향을 분석한다.

• 한국정보통신설비학회:학술대회논문집
• /
• 2006.08a
• /
• pp.134-140
• /
• 2006

홈 게이트웨이가 가져야 하는 기능에 대한 요구사항을 분석하고 통신사업자의 관점에서, QoS 기능과 IP 주소변환 기능을 중심으로 세부적인 스위칭 칩의 기능과 성능을 규정하였다. QoS 기능, 패킷 필터링 기능, 그리고 IPv6 주소체계 도입 등과 같이 급변하는 네트워크의 요구사항을 유연하게 수용하여, 칩의 기능과 성능을 수정하거나 추가할 수 있도록 패킷프로세서 기반으로 스위칭 칩을 설계하였으며, 홈 게이트웨이의 구성을 단순화하기 위해 스위칭 칩의 패킷 메모리와 룩업 메모리를 칩 내부에 내장하였다. 그리고 칩의 설계를 검증하기 위해 FPGA를 이용하여 6포트 스위칭 칩으로 구현하여 기능 및 성능시험을 수행하였다. NAT, Flow에 따른 패킷 분류 및 패킷 변경, SPQ, DWRR과 같은 스케줄링 등의 시험을 통하여 설계한 칩의 기능과 성능을 확인하였다.

• 한국IT서비스학회:학술대회논문집
• /
• 2009.05a
• /
• pp.341-344
• /
• 2009

네트워크(Network) 라우터(Router)와 스위치(Switch) 장치에서 수많은 패킷(Packet)이 통과된다. 네트워크에 연결된 컴퓨터가 20대일 경우에 일일 평균 패킷 전송양은 약 400GB 정도에 이른다. 이러한 패킷 데이터를 분석하기 위해서는 수집된 데이터를 디스크 장치에 저장할 수 있는 대규모의 저장공간과 주기적인 백업이 필요하다. 수집된 데이터 원형에는 사용자가 원하는 정보뿐만 아니라 불필요한 정보가 산재해있다. 따라서 수집된 데이터를 원형 그대로 저장하는 것이 아니라 원하는 정보(Information)와 지식(Knowledge)이 유지되고 쉽게 식별될 수 있도록 데이터를 가공해서 요약된 정보를 유지하는 것이 효과적이다. 전 세계적으로 네트워크를 통과하는 패킷 데이터의 양이 헤아릴 수 없을 만큼 증가하고, 인터넷 보급률이 증가함에 따라서 인터넷 사용자 및 소비자의 정보 분석의 필요성이 부각되고 있다. 본 논문에서는 네트워크에서 수집된 패킷 데이터에 적합한 데이터 전처리 기법(preprocessing)을 제안한다.