• Proceedings of the Korean Information Science Society Conference
• /
• 2002.10e
• /
• pp.133-135
• /
• 2002

ACE2000 MPLS 시스템은 대용량 ATM 교환 시스템인 ACE2000 ATM 교환시스템에 MPLS 기능을 부가함으로써 사용자들에게 차별화 된 서비스를 제공할 수 있는 시스템이다 MPLS 시스템에서는 채널 사용의 유연성과 채널 자원의 효율적인 사용을 위해 VC 머징 기능을 요구하고 있다. 이를 위해 ACE2000 MPLS 시스템에서는 출력 방향 패킷 처리기에 VC머징 기능을 구현하여 적용하고 있다. 구현된 VC 머징 장치는 고성능 SAR 소자를 이용하였다. VC 머징 장치는 ATM 셀 구조로 입력되고, 입력된 ATM 셀은 고성능 SAR 소자에 의해 AAL-5 유형의 패킷으로 변환되어 VC 머징 제어기로 입력된다. VC 머징 제어기에서는 패킷 입력부로부터 패킷을 받아들여 채널 연결 설정 정보에 따른 VC 머징 기능을 수행하도록 패킷을 처리한다. 이 VC 머징 제어기에서의 패킷 처리 시 스위치 포트의 Full Mesh 연결로 인해 발생되는 채널 자원의 감소 문제를 해결하고, 채널 자원을 증대시키기 위해 2 단계의 룩업 과정을 거치는 패킷 제어 기능을 수행한다. 패킷 제어기에 의해 처리된패킷은 또 하나의 고성능 SAR 소자로 구성되어 있는 패킷 출력부로 전달되어 셀 분할(Segmentation) 과정을 거쳐 ATM 형태로 다음 레이블 스위치 라우터로 전달 되도록 물리층 보드로 전달된다. 본 논문에서는 ATM 교환 시스템을 기반으로 MPLS 시스템에서 채널자원의 증대를 위한 출력방향 패킷 처리장치에 대하여 제안한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2004.10c
• /
• pp.316-318
• /
• 2004

유선, 무선을 합하여 초고속 네트워크의 사용이 급격하게 증가됨에 따라 고속의 네트워크 통신 서비스에 대한 요구가 증가 하였으며 차별화된 인터넷 서비스에 대한 요구가 증가함에 따라 IP 기반의 스위치가 등장하게 되었다. 이러한 스위치의 이슈는 IT 포워딩, 고속 스위치 패브릭 등의 문제를 포함하게 된다. 현재까지의 모든 패킷 스위치는 그 내부적으로 HOL블로킹에 의한 성능 저하의 영향을 최소화하기 위하여 여러 가지 스케줄링 알고리즘을 사용한다. 본 논문에서는 Gigabit 으로 동작하는 패킷 스위치 중에서 Strict Priority 알고리즘, Round Robin 알고리즘을 분석하고 각각의 스케줄러가 COS 기반과 어떤 관계가 있으며 더불어 COS 기반에 따라, 스케줄러를 동적으로 변경하여 기존의 Static 하게 정책적으로 사용되던Algorithm 과의 차별성을 두어 동적 스케줄러의 선택에 의한 Packet 처리 성능향상을 보이도록 한다.

• The Magazine of the IEIE
• /
• v.31 no.8
• /
• pp.21-31
• /
• 2004

오늘날의 인터넷의 영향력은 기업이나 개인 뿐 아니라 사회 각 분야에 걸쳐 빠르게 확산 되어가고 있으며, 이에 따라 여러가지 기술적인 난제를 안겨주고 있는데, 그 대표적인 것이 스위치나 라우터와 같은 스위칭 장비에서의 패킷 포워딩 기술이라 하겠다. 패킷 포워딩이란 다양한 네트웍들을 연결하는 스위칭 장비에서 수행되는 동작으로, 들어온 패킷의 헤더 정보를 이용하여 최종 목적지 네트웍을 향해 패킷을 내 보내주는 일련의 단계를 말한다.(중략)

• Proceedings of the Korean Information Science Society Conference
• /
• 2002.10e
• /
• pp.127-129
• /
• 2002

NP Forum에서는 다양한 밴더의 네트워크 프로세서와 스위치 패브릭간에 물리적 인터페이스를 제공하기 위해 CSIX-L1(Common Switch Interface-Level 1 )인터페이스를 표준화하였다. IBM 네트워크 프로세서는 MPLS 및 VPN, VLAN, Security, Ipv6와 같은 다양한 어플리케이션과 TBI. SMII CMII. POS bus등 다양한 가입자 인터페이스를 지원하며, L2 기 반에서 2.5Gbps 이상의 패킷 처리를 수행하기 때문에 많은 시스템에 사용된다. 그러나 IBM네트워크 프로세서는 스위치 인터페이스로 DASL인터페이스를 사용한다. 따라서 DASL인 터페이스와 CSIX-L1 인터페이스를 정합하기 위해서는 IBM UDASL칩을 이용해 DASL인 터페이스를 UTOPIA-L3인터페이스로 변환해야 하며, 이것을 다시 CSIX-L1인터페이스로 변환해야 한다. 따라서 본 논문에서는 UTOPIA-L3인터페이스 패킷과 CSIX-L1인터페이스 프레임을 상호 변환하는 모듈을 설계하였으며, 32비트 데이터 버스와 최대 125MHz로클록을 사용해 최대 4Gbps의 패킷처리를 제공하도록 구현하였다. 또한 스위치 패브릭의 특정 포트에서 과잉 트래픽 전달로 인해 발생할 수 있는 블로킹을 방지하기 위해 네트워크 프로세서에게 3개의 Priority／최대 64개 포트수의 VOQ(Virtual Output Queue)를 제공하는 기법에 대해서 기술한다.

• Journal of Internet Computing and Services
• /
• v.9 no.2
• /
• pp.15-23
• /
• 2008

This paper proposes the new structural MOQ(Multiple Input/Output-Queued) switch which guarantees QoS while maintaining high efficiency and deals with the Anti-Empty algorithm which is new arbitration algorithm to be used for the proposed switch. The new structure of the proposed switch based on MIQ, MOQ is designed to have the same buffer speed as the external line speed. Also, the proposed switch makes it possible to remove the weak point of existing methods and introduces the new method of the MOQ operation to support QoS. Therefore, this switch is equal to the Output Queued switch in efficiency and delay, and guarantees the high-speed switching supporting QoS without cell loss.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.3 no.4
• /
• pp.274-279
• /
• 2002

ATM packet switching technologies for the purpose of the B-ISDN service are focused on high performance which represents good qualities on throughput, packet loss, and packet delay. ATM switch designs on a class of parallel interconnection network have been researched. But these are based on the self-routing function of it. It leads to conflict with each other, and to lose the packets. Therefore, this paper proposes the method based on Sort-Banyan network should be adopted for optimal routing algorithm. It is difficult to expect good hardware complexity. For good performance, a switch design based on the development of new routing algorithm is required. For the design of switch network, the packet distributor and multiplane are proposed. They prevent each packet from blocking as being transmitted selectively by two step distributed decision algorithm. This switch will be proved to be a good performance switch network that internal blocking caused from self-routing function is removed. Also, it is expected to minimize the packet loss and decrease the packet delay according to packet transmission.

• Journal of Internet Computing and Services
• /
• v.8 no.5
• /
• pp.161-170
• /
• 2007

The proposed switch which has separated data plane and switching plane can make parallel processing for packet data storing, memory address pointer switching and simultaneously can be capable of switching the variable length for IP packets. The proposed architecture does not require the complicated arbitration algorithms in VOQ, also is designed for QoS of generic output queue switch as well as input queue. At the result of simulations, the proposed architecture has less average packet delay than the one of the memory-sharing based architecture and guarantees keeping a certain average packet delay in increasing switch size.

• Journal of the Korea Society of Computer and Information
• /
• v.8 no.3
• /
• pp.100-106
• /
• 2003

This paper presents the design of a value-added ATM switch. The ATM switch ca perform CAC Processing and Firewall Processing Routine at packet-level (IP) at the ATM environment per port. The proposed two routine are integrated into the components of ATM switch. The Firewall switch employs a suggested two routine model to avoid or reduce the latency caused by filtering. Also, we suggest four classes are defined. namely, classes A, B, C, and D, which are orded from the safest to the most dangerous. The suggested model performance of ATM Firewall switch is estimated simulation in terms of the throught and latency by computer.

• The Magazine of the IEIE
• /
• v.31 no.8
• /
• pp.83-95
• /
• 2004

이더넷 특유의 범용성과 라인 속도의 포워딩 기능을 제공하는 고성능 네트워크 프로세서의 등장으로 메트로 이더넷의 핵심 장비로 선보인 이더넷 스위치는 메트로 영역에서의 성공 여세를 몰아코어 영역까지 적용범위를 확장하고 있다. 이러한 이더넷 스위치의 시장 변화에 따라 세계 유수의 이더넷 스위치 벤더는 스위칭 용량에 있어서는 수 Tbps ∼ 수 십 Tbps, 라인 인터페이스 및 패킷 처리 능력에 있어서는 10 기가비트 이더넷을 넘어 이것의 후속 버전인 40 기가비트 이더넷 혹은 100 기가비트 이더넷을 수용하면서 캐리어 수준의 신뢰도를 제공하는 차세대 이더넷 스위치 개발을 가속화하고 있는 실정이다.(중략)

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.26 no.12C
• /
• pp.261-267
• /
• 2001

This paper presents the architecture of multiple-queue manager for input-queued switch, which has arbitration latency, and the design of the chip. The proposed architecture of multiple-queue manager provides wire-speed routing with a pipelined buffer management, and the tolerance of requests and grants data transmission latency between the input queue manager and central arbiter using a new request control method, which is based on a high-speed shifter. The multiple-input-queue manager has been implemented in a field programmable gate array chip, which provides OC-48c port speed. It enhances the maximum throughput of the input queuing switch up to 98.6% with 128-cell shared input buffer in 16$\times$16 switch size.