• 수산해양기술연구
• /
• 제26권3호
• /
• pp.295-302
• /
• 1990

본 연구에서는 시스토릭 어레이의 처리요소 수와 주어진 알고리즘을 처리하는 시간 두 평가기준에 대해서 최적의 시스토릭 어레이를 구현하기 위한 자동설계 소프트웨어 패케지를 개발하였다. 알고리즘의 크기에 맞는 시스토릭 어레이는 많은 처리요소를 요구하기 때문에 비효율적이므로 알고리즘을 분할하여 고정된 크기의 시스토릭 어레이로 사상시키는 방법을 이용했다. 시스토릭 어레이 설계과정에서 고려될 수 있는 여러 가지 사항들을 고려하여 처리요소의 통신패스 방향의 수를 줄이고 의존행렬의 열 벡터에서 값이 같은 열 벡터는 단일화하여 의존행렬의 크기를 줄여 발생되는 이용행렬의 수를 크게 줄였다. 따라서 기존의 Moldovan에 의한 방법보다 시스토릭 어레이를 설계하는 시간을 단축시켰으며, 처리요소의 수, 알고리즘의 수행시간, 분할밴드의 수 등을 계산하여 최적의 시스토릭 어레이를 설계했다. 작성된 프로그램에 동적 프로그래밍 알고리즘, QR분해 알고리즘과 행렬곱 알고리즘을 적용하여 각각에 대한 최적의 시스토릭 어레이를 설계하였으며 설계된 어레이의 구성을 CRT에 나타내어 어레이의 형태를 쉽게 인식할 수 있게 했다. 본 연구의 결과는 빠른 응답을 요구하는 신호 처리 및 데이터베이스 등에서 특수회로를 설계할 때 응용 될 수 있다. 그러나 본 연구에서의 시스토릭 어레이는 처리요소들이 분산되어 지역적으로 상호 연결되어 있으므로 한 처리요소가 제대로 동작하지 않으며 전체결과가 잘못된다. 따라서 몇 개의 처리 요소가 동작되지 않을 경우에도 전체 시스템이 정확하게 동작할 수 있는 폴트톨러런스 시스템의 설계가 앞으로의 고려사항이다.

• 융합보안논문지
• /
• 제4권3호
• /
• pp.37-46
• /
• 2004

본 논문에서는 IPSec(IP Security) 환경에서 이동 에이전트 시스템을 이용한 보안정책 협상모델을 설계하고자 한다. 기존의 IP 보안 시스템들은 약간의 문제점들이 있다. 각 보안영역과 구현환경에 따라 각기 다른 보안정책을 내부적으로 정의하여 사용하고 있다. 이로 인하여 패킷 전송시 보안 영역간 정책 요구사항이 서로 달라 패킷이 목적지까지 전달되지 않을 수도 있고, 패킷이 양방향으로 같은 경로를 따라 전송되고 같은 정책으로 보호되는지 보장할 수 없는 문제점을 내포하고 있다. 본 논문에서는 이러한 문제들을 이동 에이전트를 이용하여 해결할 수 있는 모델을 설계하였다. 각각의 보안 영역별로 보안정책의 협상이 필요하다면, 이동 에이전트는 보안정책 협상결과를 패스포트 형태로 관리하고, 이 패스포트를 이용하여 서로간의 인증 및 신뢰성을 보증해 준다.

• 한국통신학회논문지
• /
• 제29권1C호
• /
• pp.35-44
• /
• 2004

본 논문은 차세대 정지영상 압축방식인 JPEG2000 코덱의 엔트로피 코딩 알고리즘의 하드웨어적 구조를 제안하고, 설계하였다. 구현된 엔트로피 코더는 컨텍스트 기반의 산술부호화기로서 컨텍스트 추출부(CE)와 산술부호화기(AC)로 구성된다. CE는 각 코팅패스에서 코딩에 참여하지 않는 샘플은 skipping 함으로써 동작속도를 향상시켰으며, AC는 MQ coder에 기반을 둔 산술부호화기로서, 곱셈과 나눗셈 연산대신 단순 가감산과 shift 연산망을 이용하여 구조를 단순화하고 연산량을 줄임으로써 동작속도를 향상시켰다. 설계된 엔트로피 코더는 VHDL 모델링후 Xilinx FPGA technology를 이용하여 합성한 후 동작을 검증하였으며, 30MHz의 동작속도를 보인다.

• 대한전자공학회논문지SD
• /
• 제37권1호
• /
• pp.67-74
• /
• 2000

개선된 조건 합 가산기를 이용한 저전력 고속 $54{\times}54$-bit 곱셈기를 설계했다. 지연시간을 감소시키기 위해, Booth's Encoder 없이 높은 압축 율을 갖는 압축기들과 Carry 발생블록을 분리시킨 108-bit 조건 합 가산기를 제안하였다. 또한, 지연시간과 전력소모를 최적화하기 위해 패스 트랜지스터로직을 사용한 설계기법을 제안하였다. 제안된 곱셈기는 기존 곱셈기구조에 비해 약 12%의 지연시간과 5%의 전력소모가 감소하였으며, 0.65${\mu}m$ CMOS(Single-poly, triple-metal)공정을 사용하여 $6.60{\times}6.69mm^2$의 칩 크기와 공급전압 3.3V에서 13.5ns의 지연시간을 갖는다.

• 전자공학회논문지SC
• /
• 제38권2호
• /
• pp.50-55
• /
• 2001

저 전력을 소모하는 새로운 방식의 논리회로를 설계하여 이의 성능실험을 위해 패리티체커를 구성하여 시뮬레이션 하였다. 기존의 저전력 소모용으로 설계된 논리회로(CPL, DPL, CCPL 등)들은 패스 트랜지스터를 통과하면서 약해진 신호를 풀 스윙 시키기 위해서 인버터를 사용하는데, 이 인버터가 전력소모의 주원인이 되고 있음이 본 논문에서 시뮬레이션 결과 밝혀졌다. 따라서 본 본문에서는 인버터를 사용하지 않고 신호를 풀스윙 시킬 수 있는 회로를 고안하였다. 기존의 CCPL게이트로 구성한 패리티체커에 비해 본 논문에서 제안한 게이트로 구성된 것이 33%의 전력을 적게 소모하는 것으로 시뮬레이션 결과 나타났다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2004년도 춘계학술발표대회
• /
• pp.1075-1078
• /
• 2004

급속한 정보기술 및 인터넷의 발달로 인해 네트워크를 통한 정보의 교류가 활발해지고 온라인 뱅킹 등 전자상거래와 관련된 산업의 규모가 커지면서 정보보안과 휴대용이 용이한 스마트카드는 여러 활용분야에서 사용되고 있다. 계속적인 하드웨어 기술의 발전으로 스마트카드의 표준으로 자리 잡고 있는 자바카드는 스마트카드 플랫폼에 자바의 기술을 접목시킨 것으로써 객체지향 중심의 기법으로 보안상 매우 좋은 이점을 지니고 있다. 또한 특성이 다른 하드웨어에서 같은 동작을 할 수 있는 개방형 운영체제를 가짐으로써 다양한 다수의 응용 프로그램을 수용할 수 있는 유연성을 가지게 한다. 본 논문에서는 이러한 자바카드의 특성을 이용하여 하나의 회원 카드로 다수의 사용자가 사용할 수 있는 접근통제가 가능한 회원카드를 설계하였다. 사용자에게 발급된 하나의 카드에 들어있는 정보를 개인이 아닌 다수의 사용자가 서로 다른 PIN을 이용하여 카드 내에 있는 사용자 정보를 접근하여 개인 정보의 확인, 관리내용 업데이트, 내용에 따른 청구를 카드 하나로 가능하게 하였다. 이때 사용자 인증수단으로 사용되는 PIN의 보안성을 높이기 위해 개인별로 고유한 생체인식의 한 구성요소인 서명 데이터를 이용하여 패스워드가 가지는 보안상의 취약요소를 없애 보다 안전한 사용자 인증을 하고자 한다. 이러한 자바카드의 이용기술과 생체인식 및 다중PIN을 이용한 사용자 인증, 파일의 보안 등급의 차등적인 접근권한을 설계하고 마지막으로 비주얼한 응용프로그램을 구현함으로써 카드를 보다 안전하고 편리하게 사용할 수 있기를 기대한다.

• 대한전자공학회논문지SD
• /
• 제44권9호
• /
• pp.40-47
• /
• 2007

제한적인 자원을 갖는 임베디드 시스템을 위한 영상처리 하드웨어 설계 시 메모리의 효율적인 구성은 필수적으로 고려할 사항이다. 특히 필터를 이용한 얼굴 검출 하드웨어는 필터와 입력영상을 저장하기 위해 많은 양의 메모리가 소요되기 때문에 효율적인 메모리 구성이 필요하다. 따라서 본 논문은 일반적인 필터방식의 알고리즘을 하드웨어 설계에 적절하도록 보완하여 하드웨어로 설계하였다. 설계된 하드웨어는 알고리즘 특성에 맞추어 적은 양의 내부 메모리를 사용하면서 한번 외부 메모리로부터 읽은 데이터를 다시 읽지 않도록 구성하였고, 데이터 양이 많아 외부 메모리에 저장되어 있는 필터를 효율적으로 사용하기 위해 필터의 일부를 내부 메모리로 복사하는 구조로 설계하였다. 또한 빠른 연산을 위해 여러 클럭이 소모되는 데이터 패스를 파이프라인 구조를 적용하여 연속적으로 메모리 데이터를 읽을 수 있는 구조로 설계하였다. 본 하드웨어는 xilinx 및 ARM 기반의 FPGA 환경에서 검증한 결과 1초에 25 프레임 처리가 가능하며 40KB의 내부 메모리를 사용하였고 삼성 0.18um공정을 이용하여 칩으로 제작 중이다.

• 한국지능시스템학회논문지
• /
• 제15권6호
• /
• pp.714-719
• /
• 2005

본 논문에서는 휴대폰을 이용하여 방문자의 음성이나 영상을 원격으로 확인할 수 있는 시스템을 설계 및 구현한다 이 시스템은 주인이 집에 없을 때라도 휴대폰으로 단문 메시지가 아닌 자동 호출 서비스를 통해 방문자가 누구인지를 알 수 있도록 설계되어 있다. 일반적으로 도어락은 홈 서버를 통해 제어되지만, 실시간 측면에서 볼 때 DTMF 신호를 이용하여 도어락을 제어하는 것이 더 효율적이다. 본 논문에서 제시하는 기술은 손님이 집에 방문하였을 경우 주인이 외출 중이더라도 시스템을 통해 주인의 휴대폰에 자동으로 전차하여 음성 및 영상으로 손님과 주인간에 통화를 가능하게 하고, 필요 시 주인이 도어락을 원거리에서 제어할 수 있게 한다. 이를 통해 주인은 방문자 확인 및 도어락 제어에 시간과 공간의 제약을 받지 않는다. 또한 휴대폰 분실 시 발생할 수 있는 보안상의 악영향을 고려하여 도어락 제어 및 환경 설정 시에 필요한 인증 절차를 기존의 패스워드 형태에서 패스워드 및 화자 인증의 혼합 형태로 설계하여 보안 체계를 향상시킨다. 그리고, 통화중에 DTMF 신호를 사용하여 도어락을 실 시간적으로 제어함으로써 도어락 제어를 위해 망에 재 접속해야 하는 기존의 문제점을 해결토록 한다.

• 대한전자공학회논문지TC
• /
• 제43권11호
• /
• pp.175-184
• /
• 2006

본 논문은 ZigBee 응용을 위한 900MHz ISM 밴드용 RF 송 수신기 설계에 관한 기술이다. 수신단은 저잡음 증폭기, 하향믹서, 프로그래머블 이득증폭기, 밴드패스필터로 구성되며, 송신단은 밴드패스필터, 프로그래머블 이득증폭기, 상향믹서, 구동증폭기로 구성된다. 송 수신단은 Low-IF 구조를 사용하였다. 또한, 송 수신단을 구성하는 각각의 블록은 저전력 기술을 사용하여 전체적인 전류 소모를 줄였다. Post-레이아웃 시뮬레이션으로 전체 송 수신기의 성능을 검증하였으며, 0.18um RF CMOS 공정을 이용하여 칩으로 구현하였다. 측정결과 제작된 칩셋은 -92dBm의 최소 수신 입력 레벨을 갖으며, 0dBm의 선형적인 최대 송신 출력 레벨을 갖는다. 또한, 전력 소모는 32mW(@1.8VDD)이며, ESD 방지 다이오드 패드를 포함한 칩 면적은 $2.3mm{\times}2.5mm$이다.

• 인터넷정보학회논문지
• /
• 제6권5호
• /
• pp.155-166
• /
• 2005

현재의 네트워크 환경에서는 사용자들이 인터넷상의 여러 서버에 대하여 각각의 독립된 ID(Identity)를 사용하고 있기 때문에 사용자들이 많은 수의 ID와 패스워드를 관리해야하는 불편함이 있다. 이러한 문제를 해결하기 위해 ID 관리 시스템을 사용하지만, 앞으로 도래할 유비쿼터스 컴퓨팅 환경에서는 유무선 네트워크상의 수많은 컴퓨터들이 유기적으로 연결되기 때문에 사용자 ID 및 패스워드 관리가 더욱 복잡해지고, 기존의 단일 신뢰영역(COT: Circle of Trust)의 ID 관리 시스템으로는 이러한 어려움을 해결하기에 충분하지 않다. 본 논문에서는 이러한 문제를 해결하기 위해 다중 신뢰영역 간의 ID 연동(ID Federation)을 유선 컴퓨팅 환경에서뿐만 아니라 모바일 컴퓨팅 환경으로 확장하기 위한 ID 연동 모델을 도출하고 시스템을 구현하였다. 제안한 ID 연동 모델은 ID 확장성 실험을 통해 서로 다른 신뢰 영역에 있는 시스템간에 ID 연동이 가능함을 검증하였다.