• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1997년도 하계학술대회 논문집 C
• /
• pp.1615-1617
• /
• 1997

절연재료로서 널리 쓰이는 XLPE(Crosslinked Polyethylene)의 경우, 내부에 발생하는 수트리에 의해 절연체로서의 성능 및 내구성이 많은 영향을 받게 된다. 이에 대한 연구가 진행되어 왔지만 수트리 발생과 진행에 관한 메커니즘은 아직까지 정확하게 알려지지 않은 상태이다. 이 논문에서는 몇 가지의 수트리 억제 컴파운드를 선정하여 시간과 온도에 따른 수트리 발생을 관찰하고, 컴파운드 내의 공간전하 및 전도전류가 수트리 억제에 미치는 영향을 조사하였다. 수트리가속을 위하여 주파수가속열화 방법을 사용하고 온도와 시간에 따른 발생 및 진전을 관찰하였다. 실험에서는 압축성형된 평판형 시편을 사용하였으며 상부전극으로는 $AgNO_3$ 수용액을, 하부전극으로는 금속전극을 사용하였다. 그리고 컴파운드 내부의 공간전하 분포 및 전도전류 측정을 하기위해 PEA(Pulsed Electro Acoustic) 방법을 이용하였다.

• 한국재료학회지
• /
• 제34권7호
• /
• pp.370-376
• /
• 2024

In this study, we report significant improvements in lithium-ion battery anodes cost and performance, by fabricating nano porous silicon (Si) particles from Si wafer sludge using the metal-assisted chemical etching (MACE) process. To solve the problem of volume expansion of Si during alloying/de-alloying with lithium ions, a layer was formed through nitric acid treatment, and Ag particles were removed at the same time. This layer acts as a core-shell structure that suppresses Si volume expansion. Additionally, the specific surface area of Si increased by controlling the etching time, which corresponds to the volume expansion of Si, showing a synergistic effect with the core-shell. This development not only contributes to the development of high-capacity anode materials, but also highlights the possibility of reducing manufacturing costs by utilizing waste Si wafer sludge. In addition, this method enhances the capacity retention rate of lithium-ion batteries by up to 38 %, marking a significant step forward in performance improvements.

• 전기전자학회논문지
• /
• 제23권1호
• /
• pp.326-329
• /
• 2019

차세대 전력반도체 소재인 질화갈륨(GaN)이 증착된 GaN-on-Si 기판의 기술성숙도가 높아지면서 Si CMOS 소자와의 단일기판 집적화에 대한 관심이 고조되고 있다. CMOS 특성이 상대적으로 저하되는 (111)Si 보다 (110)Si의 CMOS소자가 집적화 관점에서 유리할 것으로 판단되며, 따라서 향후 전개될 GaN-on-(110)Si 플랫폼을 활용한 GaN 전력반도체 스위치소자와 Si CMOS소자의 단일기판 집적화에 적용될 수 있도록 국내 Si CMOS 파운드리 공정을 (110)Si 기판에 진행하였다. 제작된 CMOS소자의 기본특성 및 인버터체인 회로특성, 그리고 게이트 산화막의 신뢰성 분석을 통해 향후 국내 파운드리공정을 활용한 (110)Si CMOS기술과 GaN의 집적화의 가능성을 검증하였다.

• 전자통신동향분석
• /
• 제26권2호
• /
• pp.100-110
• /
• 2011

반도체는 전자시스템의 제어 운용, 정보저장의 기능을 수행하는 핵심부품으로서 휴대폰, 자동차 등 주력산업의 경쟁력을 좌우할 정도로 파급효과가 크다. 중국은 전세계 전자장비 생산이 중국으로 이전되고 있고 중국 내수시장의 급속한 성장에 따라 반도체 산업이 고도성장을 기록하고 있다. 이미 세계 반도체 시장에서 최대의 소비국으로 자리잡고 있고, 파운드리 분야와 팹리스 분야에서 강점을 보이고 있다. 본 고에서는 중국의 반도체 산업을 중국 정부의 반도체 정책, 산업동향 및 특성, 반도체기업 현황을 중심으로 분석하고 우리에게 주는 시사점을 도출하고자 한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 제38회 하계학술대회
• /
• pp.164-165
• /
• 2007

파워 IC 공정은 CMOS 공정과 달리 내압별로 다양한 소자가 제공되며 BJT와 DMOS 구조를 포함할 경우 매스크가 20장이 넘는 매우 복잡한 공정이다. 본 논문에서는 국내의 파운드리 기업인 동부하이텍과 매그나칩사에서 제공하는 파워 IC 공정 및 제공되는 소자의 특성을 비교 분석하였다.

• 기술혁신학회지
• /
• 제11권4호
• /
• pp.565-591
• /
• 2008

산업혁신체제론과 공급체인분석을 분석방법론으로 하는 본 연구는 대만과의 비교 관점에서 국내 IT SoC산업의 혁신체제 발전방안을 분석했다. 대만 IT SoC산업은 정부의 국내기업 육성정책하에서 신죽과학산업단지의 조성 이후 급속한 성장을 했다. 대만 IT SoC산업의 공급체인 내에서 파운드리업체와 팹리스업체 간 장기적인 협력네트워트는 양자의 동반 성장을 이끌고 있다. 이를 토대로 해서 대만 IT SoC산업은 다양성 창조와 선택의 과정을 거쳐, 공진화의 가능성을 열어놓고 있다. 반면 국내 IT SoC산업은 공급체인 내에서 팹리스업체와 파운드리업체 간 협력네트워크가 구축되지 않은 가운데, 최근 팹리스업체와 시스템업체 간 협력네트워크도 붕괴되고 있기 때문에 공진화의 가능성은 제약되어 있다. 이를 시스템 실패의 관점에서 보면, 국내 IT SoC산업은 행위자들의 협력 부족으로 보완적 자산이 활용되지 않고 상호보완적 학습이 저지되는 상호작용 실패가 나타나고 있음을 의미한다. IT SoC산업에서는 공급체인의 효율화가 경쟁력의 핵심이기 때문에 상호작용 실패를 보정하는 것이 국내 IT SoC산업의 핵심과제로 제기되고 있다. 국내 현실을 고려해 볼 때, 파운드리업체들의 경쟁력이 워낙 취약하기 때문에 팹리스업체와 파운드리업체 간 협력 네트워크 구축은 상당기간 불가능할 것이다. 그러므로 상호작용 실패의 보정은 팹리스업체와 시스템업체 간 협력네트워크의 강화에 초점을 맞추어야 한다. 이를 위한 구체적인 방안으로서 공동개발의 확대, 가교 조직의 활성화, 지분참여의 세 가지가 제시될 수 있다.

• 대한전자공학회논문지SD
• /
• 제40권12호
• /
• pp.31-38
• /
• 2003

본 논문에서는 클리퍼(clipper)의 고속 동작 특성을 활용하여 자동 이득제어 회로의 정착시간(settling time)을 극히 짧게 구현할 수 있는 새로운 구조의 자동 이득제어 회로를 제안하였다. 제안한 자동 이득제어 회로에 대해서 해석적으로. 동작특성을 분석했다. 아울러 상용 파운드리(foundry)를 이용하여 1.2Gbps EPON 시스템용 버스트 모드 전치증폭회로를 설계하여 그 특성을 해석 결과와 비교 검증했다. 설계된 회로의 특성은 해석 결과와 잘 일치했으며 1㎱ 이하의 극히 짧은 정착시간(settling time)이 구현되고 있음을 확인 할 수 있었다

• 전자통신동향분석
• /
• 제38권1호
• /
• pp.9-16
• /
• 2023

In the rapidly growing field of quantum computing, it is evident that a robust supply chain is needed for commercialization or large-scale production of quantum chips. As a result, the success of many R&D projects worldwide relies on the development of quantum chip foundries. In this paper, a variety of quantum chip foundries, particularly the ones creating photonic integrated circuit (PIC) quantum chips, are reviewed and summarized to demonstrate current technological trends. Global projects aiming to establish new foundries, as well as information regarding their respective funding, are also included to identify the evolutionary direction of quantum computing infrastructure. Furthermore, the potential application of lithium niobate as a novel material platform for quantum chips is also discussed.

• 전자통신동향분석
• /
• 제39권3호
• /
• pp.98-106
• /
• 2024

Advanced packaging is emerging as a core technology owing to the increasing demand for multifunctional and highly integrated semiconductors to achieve low power and high performance following digital transformation. It may allow to overcome current limitations of semiconductor process miniaturization and enables single packaging of individual devices. The introduction of advanced packaging facilitates the integration of various chips into one device, and it is emerging as a competitive edge in the industry with high added value, possibly replacing traditional packaging that focuses on electrical connections and the protection of semiconductor devices.

• 대한전자공학회논문지SD
• /
• 제40권12호
• /
• pp.24-30
• /
• 2003

본 논문에서는 첨두 검출기의 구조를 개선함으로써 정착시간(settling time)을 더욱 단축시킬 수 있는 적응형 기준레벨자동 발생회로를 제안했다. 제안한 기준레벨 자동 발생회로에 대해 비슷한 정착시간을 설정하였을 때에 오차전압비율이 기존 구조에 비해 절반 이하로 줄일 수 있어 정착시간을 상당량 개선할 수 있음을 해석을 통해 밝혔다. 아울러 상용 파운드리(foundry)를 이용하여 1.25G EPON 시스템용 버스트 모드기준레벨 자동 발생회로를 설계한 결과 동적 영역(dynamic range)이 40㏈인 입력신호에 대해 6㎱ 라는 매우 짧은 시간 이내에 기준 레벨을 생성해 내는 결과를 얻을 수 있었다.