• Proceedings of the Korean Information Science Society Conference
• /
• 2008.06b
• /
• pp.405-410
• /
• 2008

성능 / 에너지를 강조하는 현재의 멀티코어 추세에서 임베디드 시스템에 사용되는 대부분의 프로세서들은 단일 프로세서와 메모리를 버스 형태로 연결하여 구현하였다. 하지만 칩 내부의 프로세서 코어 수가 증가 하게 되면, 기존 버스 형태의 구조는 제한된 대역폭으로 인하여 확장성이 제약된다. 본 논문에서는 멀티코어 프로세서에서 사용 가능한 기존 연결 망 구조들을 분석하고, 기존 계층적 링 구조에서의 지연 시간 문제를 극복하여 성능을 개선할 수 있는 새로운 이중 광역 계층 링 구조를 제안한다.

• Proceedings of the KIEE Conference
• /
• 2006.07b
• /
• pp.909-910
• /
• 2006

본 논문에서는 액체의 가열을 위한 유도가열기에서 와전류가 발생하는 중심코어의 형태에 따른 유도가열기의 성능을 비교하였다. 특히 코어가 여러 층의 도체로 이루어졌을 경우의 시스템 성능의 변화에 대한 해석과 실험을 수행하였다. 유도가열의 수치적인 해석은 상용 프로그램인 Maxwell을 사용하였으며, 실험을 통하여 유한요소해석 모델을 검증하였다. 본 연구를 통하여 가열되는 코어가 여러 층으로 이루어져 있을 경우 유도가열기의 성능이 향상됨을 알 수 있었다.

• Journal of the Korea Society of Computer and Information
• /
• v.18 no.9
• /
• pp.1-10
• /
• 2013

In this paper, we implement the SIFT(Scale-Invariant Feature Transform) algorithm for feature point extraction using a many-core processor, and analyze the performance, area efficiency, and system area efficiency of the many-core processor. In addition, we demonstrate the potential of the proposed many-core processor by comparing the performance of the many-core processor with that of high-performance CPU and GPU(Graphics Processing Unit). Experimental results indicate that the accuracy result of the SIFT algorithm using the many-core processor was same as that of OpenCV. In addition, the many-core processor outperforms CPU and GPU in terms of execution time. Moreover, this paper proposed an optimal model of the SIFT algorithm on the many-core processor by analyzing energy efficiency and area efficiency for different octave sizes.

• Journal of the Korea Institute of Information Security & Cryptology
• /
• v.21 no.2
• /
• pp.131-138
• /
• 2011

The previous FPGA cluster systems for a brute force search of DES keyspace have showed cost efficient performance, but the research on optimized implementation of the DES algorithm on a single FPGA has been insufficient. In this paper, the optimized DES implementation for a single FPGA of the commercial FPGA cluster system with 77 Xilinx Virtex5-LX50 FPGAs is proposed. Design space exploration using the number of pipeline stages in a DES core, the number of DES cores and the maximum clock frequency of a DES core is performed which leads to integrating 16 DES cores running at 333MHz. Also low power design is applied to reduce the loss of performance caused by limitation of power supply on each FPGA which results in fitting 8 DES cores running at 333MHz. When the proposed DES implementations would be used in the FPGA cluster system, it is estimated that the DES key would be found at most 2.03 days and 4.06 days respectively.

• Magazine of the Korea Concrete Institute
• /
• v.14 no.5
• /
• pp.27-30
• /
• 2002

ACS(Automatic Climbing System) 거푸집은 당 현장에서 코어 월 철근 콘크리트 공사시 사용되는 대형 거푸집으로써 상대 플로우 잭에 의해 자동으로 1개 층씩 상승되는 시스템으로 안전난간 및 안전발판을 설치하여 추락, 낙하재해에 대비하였으며 외부에 천막을 설치하여 비산먼지, 소음 등을 방지할 수 있도록 설치/운영 중이다. (그림 1)은 ACS 거푸집의 구성을 나타내었다.(중략)

• Journal of IKEEE
• /
• v.17 no.4
• /
• pp.564-569
• /
• 2013

The current embedded devices are growing rapidly in the multi-core, and these demand fast boot time. But method of previous boot uses core only one. The method includes parallel techniques and modification of CPU Frequency policy. Parallel methods, after analyzing the Android boot process with analysis tool, applied to location where a lot of CPU operation. CPU Frequency policy is modified for high performance of core. The proposed method was applied to S5PV310 dual core and Exynos4412 quad core embedded system. As a result of the experiment, we found that the proposed method makes boot time fast about 20.71% and 31.34% in dual core and quad core environment as compared with the previous method.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.13 no.7
• /
• pp.3194-3200
• /
• 2012

The aim of the paper is systematically to organize the historical facts of financial IT development process through various tracking and proved knowledge, it is to propose the direction and the advanced frame of core-banking model in next generation for the year 2020s. To achieve it, this study variously analyzed the meaningful pattern of development process of financial IT by backtracking life-cycle of Core-Banking model and it presented new model of Core-Banking for the past 40 years. In research findings, the life cycle of financial IT system and core-banking model have been analyzed about 10 years and the longest model of life cycle is about 33 years. As a result, It proved to be desirable that the advanced frame of the Core-Banking model adds the functions of business hub and product life cycle management to basic frame of its existing model in the future. In addition, big bang development method of new next generation system must be sublated. Also, They need to be initiated more business-oriented than IT-oriented. Along with this, the financial IT should be developed into the convergence industry, and it needs to extend the systematization of Core-Banking model studies and more professionals. Finally, this study has arranged the financial IT development process in domestic and presents new frame through analyzing intensively the Core-Banking model for the first time Therefore, it can be contributed to serve the guideline regarding the direction in new next generation system.

• The Journal of the Korea institute of electronic communication sciences
• /
• v.10 no.5
• /
• pp.539-548
• /
• 2015

In this paper, shared memory feature was developed in multi-core system with different OS for different processor-specific bus, while conducting an experiment on shared memory feature between the two processors based on embedded Linux system. For the purpose of developing shared memory in dual bus structure, memory controller was used, while managing shared memory segment through list data structure. For AMP multi-core test, Linux OS was installed in 2 processor cores. In addition, it verified the creation and use of shared memory by using kernel module implemented to test shared memory.

• Electronics and Telecommunications Trends
• /
• v.32 no.4
• /
• pp.48-56
• /
• 2017

대규모 고성능 컴퓨팅 시스템에서 경량커널은 전통적으로 계산 노드에 탑재되어 특정 연산만을 수행한다. 특히 경량커널은 병렬 프로그램을 실행함에 있어 성능을 최대한 끌어올리기 위하여 자원 간의 간섭을 최소화할 수 있도록 개발되어 사용되고 있다. 최근에는 수천 개의 코어가 장착된 고성능 컴퓨팅 환경은 병렬프로그램뿐만 아니라 일반 응용 및 대규모 분산 응용에서도 필요하다. 고성능 컴퓨팅 환경에서는 매니코어와 메모리 자원이 늘어남에 따라 성능 확장성을 요구하는 현실적인 운영체제의 구조로서 경량커널과 리눅스를 같이 실행하는 멀티커널 구조를 선호하고 있다. 본고에서는 이러한 선행연구를 소개하고 매니코어 시스템에서 활용되는 최근 경량커널의 동향에 대해 살펴본다.

• Electronics and Telecommunications Trends
• /
• v.30 no.4
• /
• pp.36-45
• /
• 2015

매니코어는 단순한 기능을 가진 수백~수천 개 코어를 하나의 CPU에 집적하여 성능을 구현하는 것으로 근본적으로 이를 활용할 병렬프로그래밍이 필요하다. 단순히 속도를 높이는 방향으로 발전하던 하드웨어는 병렬성을 증대하는 방향으로 발전하고 있고 이에 따라 프로그래밍 패러다임 역시 변하고 있다. 병렬화를 위한 여러 기술이 하드웨어에 구현되고 프로그래머가 이를 보다 적극적으로 활용할 수 있게 하는 유용한 병렬프로그래밍 모델이 필요하다. 또한, 컴퓨팅 환경은 자원의 활용도를 중시하는 시스템 중심에서 응용 및 서비스 중심으로 변화하고 있으므로, 그 도메인에 적합하게 프로그래밍할 수 있는 환경이 요구된다. 매니코어에서 병렬시스템 구조를 활용하는 방법을 결정하는 병렬프로그래밍 모델은 그 목적에 유연하게 제공되고 또한 컴퓨팅 환경 변화에 따라 새로운 개념의 모델을 정립하는 데 있어 유용해야 한다.