• Transactions of the Korean Society of Mechanical Engineers B
• /
• v.39 no.3
• /
• pp.261-269
• /
• 2015

In this study, numerical analysis of curved channel steam-methanol reformer was conducted using the computational fluid dynamics (CFD) commercial code STAR-CCM. A pre-numerical analysis of reference model with a cylindrical channel reactor was performed to validate the combustion model of the CFD commercial code. The result of advance validation was in agreement with reference model over 95%. After completing the validation, a curved channel reactor was designed to determine the effects of shape and length of flow path on methanol conversion efficiency and generation of hydrogen. Numerical analysis of the curved-channel reformer was conducted under various flow rate ($10/15/20{\mu}l/min$). As a result, the characteristics of flow and mass transfer were confirmed in the cylindrical channel and curved channel reactor, and useful information about methanol conversion efficiency and hydrogen generation was obtained for various flow rate.

• The Transactions of the Korea Information Processing Society
• /
• v.5 no.4
• /
• pp.892-903
• /
• 1998

기존 객체지향 모델링 및 설계 기법들을 다양한 관점에서 비교해 본 결과, 객체지향 분석과 객체지향 설계에 대한 경게와 모델링 개념 포현에 대한 표기법 이해에 어려움이 있음을 알 수 있었다. 본 논문에서는 객체지향 분석의 중요성을 인식하여 필수적인 객체지향 분석 특징과 이해하기 쉬운 표기법의 객체지향 분석을 지원하는 분석 지향 모델링(AOM:Analysis Oriented Modeling)을 정의한다. AOM은 시스템 관점과 클래스 관점을 가지며 outside-in 방식으로 문제 영역에 접근한다. 다음으로, 다이어그램 편집기, 다이어그램 분석기, 코드 생성기, 로더, 저장소, 저장기로 구성된 AOM 지원 CASE 틀을 설계한다. 문제 영역 분석 후, 기존 CASE 틀에 예제 모델을 실행시키고 $C^{++}$탬플릿을 생성한다.

• Proceedings of the Acoustical Society of Korea Conference
• /
• 1995.06a
• /
• pp.246-249
• /
• 1995

4.16kbps의 전송률을 갖는 음성 부호화기 구조에 관하여 기술한다. 제안된 음성 부호화기는 개방 회로 피치 검출기와 이로부터 생성된 pulse train을 코드북으로 갖는 CELP 부호화기이다. Pulse-Train codebook은 분석 프레임별로 부호화 및 복호화 양단에서 생성되며 음성의 피치 및 포만트 정보를 내포하고 있다. 구현된 PT-CELP는 random codebook 방식의 CELP에 비해 적은 크기로 codebook을 만들 수 있으며 음성의 특징을 충분히 반영하므로 합성된 음성의 음질을 향상시킬 수 있다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.14 no.3
• /
• pp.628-636
• /
• 2010

In this paper, we present a new type high speed parallel multiplier for performing the multiplication of two polynomials using standard basis in the finite fields GF($2^m$). Prior to construct the multiplier circuits, we design the basic cell of vector code generator(VCG) to perform the parallel multiplication of a multiplicand polynomial with a irreducible polynomial and design the partial product result cell(PPC) to generate the result of bit-parallel multiplication with one coefficient of a multiplicative polynomial with VCG circuits. The presented multiplier performs high speed parallel multiplication to connect PPC with VCG. The basic cell of VCG and PPC consists of one AND gate and one XOR gate respectively. Extending this process, we show the design of the generalized circuits for degree m and a simple example of constructing the multiplier circuit over finite fields GF($2^4$). Also, the presented multiplier is simulated by PSpice. The multiplier presented in this paper uses the VCGs and PPCS repeatedly, and is easy to extend the multiplication of two polynomials in the finite fields with very large degree m, and is suitable to VLSL.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.44 no.6 s.360
• /
• pp.34-41
• /
• 2007

We popose a programmed on-line to FSM-based Programmable BIST(Buit-In Self-Test) with selected command, to select a test algorithm from a predetermined set of algorithms that are built in the Flash memory BIST. Thus, the proposed scheme greatly simplifies the testing process. Besides, the proposed FSM-based Programmable BIST is more efficient in terms of circuit size and test data to be applied, and it requires less time to configure the Flash memory BIST. We also will develop a programmable Flash memory BIST generator that automatically produces Verilog code of the proposed BIST architecture for a given set of test algorithms. If experiment the proposed method, the proposed method will achieves a good flexibility with smaller circuit size compared with previous methods.

• The KIPS Transactions:PartB
• /
• v.10B no.1
• /
• pp.67-72
• /
• 2003

In this paper, we study the enhancement of VQ (Vector Quantization) design for text dependent speaker recognition. In a concrete way, we present the non-Iterative method which makes a vector quantization codebook and this method Is nut Iterative learning so that the computational complexity is epochally reduced. The proposed semi-noniterative VQ design method contrasts with the existing design method which uses the iterative learning algorithm for every training speaker. The characteristics of a semi-noniterative VQ design is as follows. First, the proposed method performs the iterative learning only for the reference speaker, but the existing method performs the iterative learning for every speaker. Second, the quantization region of the non-reference speaker is equivalent for a quantization region of the reference speaker. And the quantization point of the non-reference speaker is the optimal point for the statistical distribution of the non-reference speaker In the numerical experiment, we use the 12th met-cepstrum feature vectors of 20 speakers and compare it with the existing method, changing the codebook size from 2 to 32. The recognition rate of the proposed method is 100% for suitable codebook size and adequate training data. It is equal to the recognition rate of the existing method. Therefore the proposed semi-noniterative VQ design method is, reducing computational complexity and maintaining the recognition rate, new alternative proposal.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2012.04a
• /
• pp.510-513
• /
• 2012

본 논문은 하드웨어에 독립적이고 패킷 처리 프로그래밍 개발의 효율성을 높이기 위하여 eFlowC 언어와 eFlowC 컴파일러를 제안한다. eFlowC 언어는 C 언어 기반의 고급언어이다. 그리고 기존의 C 문법에 패킷 처리 관련 기능을 위한 새로운 라이브러리를 추가하였다. eFlowC 컴파일러는 eFlowC 언어로 작성된 프로그램을 입력으로 받는다. 그리고 결과물로 가상 기계 목적 코드를 생성한다. 가상 기계 목적 코드는 언어 번역기의 입력 파일로 언어 번역기를 통하여 다양한 하드웨어 기계어로 번역이 가능하다.

• The Transactions of the Korea Information Processing Society
• /
• v.5 no.6
• /
• pp.1633-1638
• /
• 1998

In this paper we propose a generic BIST builder for the Embedded Multiple HAM modules in ASICs, The BlST circuitry is automatically generated according to the specification of the target RAM Modules and the applying test algorithms to them. The lJIST is designed using the TOP-DOWN technique and, thus, has the several advantages in the area of the selection of test algorithm, the development of the circuitry, and the reuse of the circuitry, In addition, we have modified the existing serial interiacing approach to obtain smaller additional BlST circuitry and higher fault coverage and better B1ST sharing of the target RAM Modules in ASICs.

• Proceedings of the Korean Society of Computer Information Conference
• /
• 2020.07a
• /
• pp.245-246
• /
• 2020

본 논문에서는 블록형 코딩 방식을 통해 비전공자가 스스로 머신러닝의 쉽게 원리를 구현해 볼 수 있는 딥아이( D.I.Y, Deep AI Yourself) 플랫폼을 제안하였다. 딥아이는 구글의 오픈 소스 블록형 코딩 툴 개발 라이브러리인 Blockly를 기반으로 머신러닝 알고리즘을 쉽게 구현할 수 다양한 블록으로 구성되어 있다. Blockly는 CSR 기반이며 사용자가 개발한 블록 코드는 내부적으로 코드 생성기에 의해 파이썬 코드 등으로 변환되어 백엔드 서버에서 처리를 하며 결과를 사용자에게 제공한다.

• The Transactions of the Korea Information Processing Society
• /
• v.5 no.3
• /
• pp.583-591
• /
• 1998

본 논문은 한자·한글 혼합 문서들을 정확한 우리말 문서로 자동 변환하는 한자·한글 변환기를 설계하고 구현한다. 구현된 한자·한글 변환기는 정보 검색 시스템에서 한자·한글 혼합 문서 검색시 사용자들이 한자에 해당하는 한글음을 파악하는데 걸리는 시간을 절약하고 쉽게 판독할 수 있도록 한다. 이를 위해 KS C 5601 표준코드를 기준으로 바르지 못한 한글음 생성의 원인을 조사하고 두 개 이상의 한글음을 갖는 한자들과 이형표기가 가능한 한자를 올바른 한글음으로 변환할 수 있는 한글단어 매핑사전을 구축한다.