• Proceedings of the Korean Information Science Society Conference
• /
• 2004.10a
• /
• pp.43-45
• /
• 2004

모바일 분야의 비약적인 발전과 더불어 모바일 분야의 소스 크기 또한 커져 컴파일 시간이 심각한 문제로 대두되고 있다 단 논문에서는 컴파일 시간을 줄이기 위한 방법으로 분산 컴파일을 지원하는 시스템을 설계 및 구현하였다 제안하는 분산 컴파일 지원 시스템은 소스를 분산하기 위하여 컴파일 옵션이 아니라 make 파일내용 중에서 생성되어야 할 오브젝트와 오브젝트 생성규칙을 가지고 있는 부분만을 종속성 분석 결과에 따라 분할하여 재생성함으로써 분산 컴파일이 가능하도록 설계하여 분산컴파일을 위한 전처리부분에 드는 시간을 최대한 줄여 분산 컴파일 성능을 높일 수 있도록 하였다. 성능 테스트 결과에 따르면, 단일 시스템에서의 컴파일 할 때보다 약 4배정도 컴파일 시간이 단축된 결과를 보이고 있다

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.22 no.1
• /
• pp.173-184
• /
• 1997

As the scale of the switching software gets large, it takes much time and is hard to compile and the manage it. We implement the compilation management system for the mobile switching software on network file system and describe its structure and functions in this paper. The compilation management system distributes its task of compilation to the each network system equally to reduce the comilation time and also simplifies the management of the communications among the systems, compilation manager, and the software devedlopers.

• Proceedings of the Korean Information Science Society Conference
• /
• 2000.04a
• /
• pp.92-94
• /
• 2000

자바는 이동성, 호환성, 안정성을 위해서 자바 가상 기계를 이용한 수행 방법을 사용한다. 이는 수행 속도를 저하 시키는 한 요인이다. 그래서, 정적 컴파일 모델과 동적 컴파일 모델과 같은 자바 가상 세계의 성능을 높이기 위한 여러 연구들이 진행되었다. 정적 컴파일 모델은 자바의 특성을 해치며, 동적 컴파일 모델은 초기화 시간이 증가하는 문제점이 있다. 본 논문에서는 디스크 캐쉬 기법을 이용하여 동적 컴파일 모델에서 발생하는 초기화 시간을 줄이는 자바 가상 기계를 구현하였다. SPEC JVM98[1]을 이용하여 Kaffe[2] 와 비교했을 때, 초기화 시간이 2배에서 5배 정도 줄었음을 알 수 있었다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2004.10a
• /
• pp.529-531
• /
• 2004

Just-Just-in-Time 컴파일러를 이용하여 자바의 성능을 향상시키려면 여러 문제들을 극복하여야 한다. 이 문제 중 중요한 부분을 차지하는 것이 null check 코드와 array bound check코드를 어떻게 최적화하느냐는 것이다. Static한 컴파일 환경에서는 이미 많은 연구가 진행되어 매우 강력한 성능을 가지는 알고리즘이 알려져 있으나 이를 컴파일 시간이 수행시간의 일부인 Just-in-Time 컴파일 환경에 적응하기에는 컴파일 오버헤드가 너무 커서 적절하지 않다. 현재 Just-in-Time 컴파일러들은 가볍고 단순한 알고리즘을 적용하지만 중복된 array bounds check를 충분히 제거하지 못하거나 아니면 강력하지만 flow-insensitive한 SSA form을 기반으로 해야 하는 알고리즘을 사용하고 있다. SSA form의 적용은 SSA form으로의 변환과 되돌림에 의한 overhead로 가볍고 빠른 컴파일러를 지향하는 Just-in-Time 컴파일러에 부합되지 않는다. 본 논문은 변수간의 대소관계를 표현하는 그래프를 array bounds check 알고리즘에 적용해 충분한 power를 내면서도 flow-sensitive한 환경에서 동작하는 알고리즘을 제안한다.

• KIPS Transactions on Computer and Communication Systems
• /
• v.2 no.6
• /
• pp.231-236
• /
• 2013

Recently, to improve the user response times of Android applications, several studies have been proposed to combine the idea of Ahead-of-Time compilation into Dalvik virtual machine, which uses Just-in-Time compilation. The studies, however, require modifications of the Dalvik executables of target applications, thus are difficult to be adopted for legacy applications already deployed. This paper proposes a JITwP(JIT with Precompile) technique that precompiles hot traces at application launch time with no modification of the Dalvik executable. It improves the user response times of target applications by providing precompile hints prepared offline. Our experimental results demonstrate a 4% improvement in terms of execution time for the Web browser application.

• Proceedings of the Korean Information Science Society Conference
• /
• 1998.10a
• /
• pp.694-696
• /
• 1998

ILP마이크로세서를 위한 스테쥴링 과정에서 메모리 명령어가 프로그램의 임계 경로로에 존재할 경우에 이의 스케쥴링은 성능 향상에 중요한 문제 중에 하나이다. 메모리 명령어의 원활한 코드 이동을 위해서는 장애가 되는 명령어들의 메모리 주소간의 의존성의 분석을 필요로 한다. 본 논문에서는 컴파일 시간에 메모리 주소간의 의존성 분석을 통한 성능 향상도를 VLIW환경 하에서 비교한다. 실험결과. 컴파일 시간에 메모리 주소 모호성 제거기를 사용한 경우 16ALU프로세서에서 정수 벤치마크 프로그램에 대해서 기하 평균으로 약 3.6%의 성능 향상이 가능하다.

• Journal of KIISE:Computing Practices and Letters
• /
• v.5 no.1
• /
• pp.109-121
• /
• 1999

VLIW(Very Long Instruction Word)기술을 이용한 프로세서는 최근에 다른 어떠한 형태의 프로세서보다 좋은 성능을 보일 것으로 기대되고 있다. 컴파일러가 전역적인 분석을 진행하여 명령어 수준의 병렬성을 , VLIW 구조를 위한 많은 컴파일 기술이 연구되어왔다. 컴파일 기술의 연구에 대해 보다 신뢰성 있는 결과를 얻기 위해서는 자신의 새로운 기술이 첨가될 수 있는 기본 토대로서 VLIW 컴파일러 및 실험환경을 구축하는 것이 필요하다. 본 논문에서는 VLIW 프로세서를 위해 GURPR을 기반으로 한 소프트웨어 파이프라이닝등 기존의 병렬성 증진 최적화 기법등을 포함한 병렬화 컴파일러를 개발하였고, 시뮬레이터 환경에서 테스트하였다. 실험 결과, 몇몇 벤치마크는 최대 30% 까지 실행시간이 시간이 단축될 수 있음을 보였다. 본 컴파일러 시스템은 컴파일링 기술에 대한 연구에 있어 기존 모듈을 개선하는 등에 대해 많은 도움을 줄 것이며 향후 새로운 연구결과와 구현이 본 컴파일러 환경에 추가되어 성능 향상 정도를 실험할 수 있을 것으로 기대하고 있다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.36 no.1B
• /
• pp.71-79
• /
• 2011

This paper proposes a compiled-code simulator generation system based-on machine description language for efficient design space exploration in designing an embedded system optimized for a specific application. The proposed system generates a compiled-code simulator which maintains the functional accuracy of an event-driven simulator by determining instruction fetch and decoding processes statically. Generated simulator takes instruction-level and cycle-level simulation for estimating performances in embedded core. To show the efficiency of the constructed compiled-code simulator generator, architecture exploration had been performed for the JPEG encoder application. Starting with MIPS R3000 processor for one embedded core, the proposed system can produce the core showing optimized execution time for the application programming. In this process, a huge amount of simulation time has been used. Cycle-level compiled-code simulator has the functional accuracy and shows performance improvement by 21.7% in terms of simulation speed on the average when compared with an event-driven simulator.

• The KIPS Transactions:PartA
• /
• v.14A no.3 s.107
• /
• pp.141-146
• /
• 2007

In this paper, we proposed an efficient FPGA-based simulation acceleration method based on FPGA compilation avoidance, which can effectively decrease the long debugging turnaround time incurred from the every debugging process in the functional verification. The proposed method had been experimentally applied to the functional verification for a microcontroller design. It had clearly shown that the debugging turnaround time was greatly reduced while the high simulation speed of the simulation acceleration was still maintained.

• Journal of KIISE:Software and Applications
• /
• v.32 no.8
• /
• pp.795-807
• /
• 2005

The classical approaches for computing Live Variable Analysis(LVA) use iterative algorithms across the entire programs based on the Data Flow Analysis framework. In case of Zephyr compiler, average execution time of LVA takes $7\%$ of the compilation time for the benchmark programs. The classical LVA algorithm has many aspects for improvement. The iterative algorithm for LVA scans useless basic blocks and calculates large sets of variables repeatedly. We propose the improvement of Iterative algorithm for LVA based on used variables' upward movement. Our algorithm produces the same result as the previous iterative algorithm. It is based on use-def chain. Reordering of applying the flow equation in DFA reduces the number of visiting basic blocks and redundant flow equation executions, which improves overall processing time. Experimental results say that our algorithm ran reduce $36.4\%\;of\;LVA\;execution\;time\;and\;2.6\%$ of overall computation time in Zephyr compiler with benchmark programs.