• Proceedings of the Korea Information Processing Society Conference
• /
• 2010.11a
• /
• pp.252-255
• /
• 2010

소프트웨어가 대형화되고 복잡해짐에 따라 소프트웨어에 내재하고 있는 소프트웨어 허점(weakness)의 발생률이 높다. 이런 허점은 컴파일러에 의해 탐지되지 않고, 공격자에 의해 발견되기 쉽다는 특징이 있기 때문에 소프트웨어 취약성을 야기한다. 스마트폰의 확산으로 인해 다양한 종류의 스마트폰 앱이 개발되고 있다. 이에 따라 스마트폰 앱이 대형화되고 복잡해지고 있으므로, 여기에 내재하는 소프트웨어 허점을 사전에 예방하는 것은 중요하다. 본 논문에서는 안드로이드 앱을 개발할 때, 소프트웨어 취약점을 야기하며, 개발자가 간과하기 쉬운 소프트웨어 허점을 사전에 제거하고자 안드로이드에 특화된 시큐어 코딩 가이드를 제시한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2002.10c
• /
• pp.703-705
• /
• 2002

본 논문에서는 홈 자동화 네트워크의 대표적으로 자리잡고 있는 론웍스(Lonworks) 시스템의 하드웨어 플랫폼인 뉴론칩(Neuron) 기반의 노드를 대신하는 새로운 구조를 갖는 홈 자동화 제어기를 제안한다. 기존의 론웍스 해답(Solution)은 8비트 프로세서인 뉴론칩을 모든 노드들이 중앙처리장치로 사용하므로 고성능의 처리를 필요로 하는 응용 프로그램은 구현할 수 없었다. 또한 뉴런C(Neuron C) 언어를 사용하여 응용 프로그램을 개발하므로 C 언어에서 파생된 언어인 뉴런C 언어를 새롭게 배워야 하는 번거로운 점을 가지고 있으며, 뉴런C 컴파일러(Compiler)를 비롯한 LonMaker 등의 고가의 개발 장비를 구비해야 하므로 개발자로 하여금 개발비용에 대한 부담이 컸다. 이에 본 논문에서는 처리능력이 뛰어나며 저전력 특성을 갖춘 스트롱암(SA1110)칩을 메인 프로세서로 사용한 홈 자동화 제어기인 ECONICS를 개발했다. 이 ECONICS는 홈 제어 네트워크를 구성하기 위해 통신 하드웨어 및 ANSI 표준 프로토콜인 EIA709.1 통신 프로토콜 스택을 가지고 있다. 제안된 홈 자동화 제어기를 통하여 기존의 론웍스 노드에서 구현하기 힘든 다양하고 복잡한 응용프로그램을 구현할 수 있게 되었고, 제안된 홈 자동화 제어기의 상업적 유용성을 증명하기 위해 기존의 론웍스 노드들과의 호환성을 확인하였으며 개발자로 하여금 기존의 C 언어를 통하여 응용프로그램을 개발하게 함으로써 추후 홈 자동화 제어기로써 파급효과가 클 것이다.

• Journal of KIISE:Software and Applications
• /
• v.31 no.10
• /
• pp.1418-1429
• /
• 2004

This paper presents GrammE, a grammar development environment for feature-based APSG. At the stage of a grammar development, analysis are be done by interpreting the grammar under development, given in a text format, it is relatively easy to diagnose the grammar. Once developed, the grammar is compiled, by using the embedded grammar compiler, into a parser program written in $C^{++}$. The parser program can be used in various types of natural language processing systems requiring syntactic analysis. GrammE is language-independent, and so far has been used for the development of Korean and Chinese grammars.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2000.10b
• /
• pp.961-964
• /
• 2000

단위 자동화 시스템에 내장되어 운용되는 내장형 시스템의 응용 소프트웨어의 제작은 대부분 다년간 실무 경험을 갖고 있는 전문가들이 타겟 시스템의 목적과 기능 및 성능 명세를 작성하고 이를 구현함으로써, 개발 생산성이나 타겟 시스템의 신뢰성 향상이 곤란하다. 또한 개발의 마지막 단계에서 테스트를 통해 오류를 발견하게 되고 이로 인해 대부분 앞 단계로 돌아가 전체 설계를 재검토해야만 하는 실정이다. 본 논문에서는 이러한 내장형 응용 소프트웨어 개발을 위해 편의성과 신뢰성을 향상시킬 수 있기 위해 소프트웨어 자동 검증을 위한 정형기법, 컴파일러 및 사용자 편의를 위한 GUI, 재사용 및 유지보수가 용이한 목적코드의 발생 등 전반적인 소프트웨어 공학적인 기술들을 이용하여 시각적 명세에 의한 실시간 내장형 응용 소프트웨어 개발 자동화 도구의 개발을 위한 기술의 개발을 목표로 삼고 기술되었다.

• Proceedings of the Korea Multimedia Society Conference
• /
• 2003.11b
• /
• pp.533-536
• /
• 2003

자바는 썬 마이크로시스템즈사가 개발한 언어로서 현재 가장 널리 사용되는 프로그래밍 언어 중 하나이며, 컴파일러에 의해 플랫폼에 독립적인 바이트코드를 바이너리 형태로 가지고 있는 클래스 파일을 생성하면 JVM에 의해 어떠한 하드웨어나 운영체제에 상관없이 수행이 가능한 플랫폼 독립적인 언어이다. 마이크로소프트사는 .NET 플랫폼을 개발하면서 자바 언어에 대응하기 위해 C# 프로그래밍 언어를 만들었다. C#은 C/C+.의 강력함과 자바나 비주얼 베이직의 높은 생산성을 매우 효과적으로 결합한 프로그래밍 언어이다. C#은 컴파일 과정을 거치면 자바의 바이트코드와 같은 중간 언어인 MSIL코드를 갖는 파일을 출력하게 되는데, C# 이외에도 모든 .NET 언어들은 컴파일과정을 거치면서 MSIL 코드를 얻기 때문에 여러 .NET 언어들을 이용해서 하나의 응용 프로그램을 만들 수 있다. 본 논문에서는 임베디드 시스템에서의 적용을 위해 C#을 컴파일 하여 나오는 중간 언어 형태인 MSIL 코드를 자바의 중간 언어의 한 종류인 Oolong 코드로 변환해 줌으로서 C#으로 구현된 프로그램이 자바 플렛폼에서 JVM에 의해 실행되도록 하는 중간 언어 번역기를 구현하였다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2003.11a
• /
• pp.431-434
• /
• 2003

과거 임베디드 시스템은 산업용 같은 특수한 경우와 여러 전자 제품에서 눈에 뛰지 않는 형태로 사용이 되어 왔지만 최근 들어 정보통신 분야가 발전하고 가격 대 성능비가 우수한 Microcontroller 와 CPU 들이 등장하면서 더욱 더 각광을 받기 시작했다. 이들의 개발환경은 C 언어와 어셈블리어가 주를 차지하고 있는데 개발상의 많은 장점 때문에 C 언어를 선택하여 사용하고 있지만 target machine 의 C 컴파일러가 전부 제공되지 않고 일부 machine 만 제공되고 있기 때문에 C 언어의 사용은 아직 제한적이다. 이에 본 논문에서는 Retargetable Compiler 인 LCC 를 이용하여 임베디드용 machine 에 대해 retargeting 이 가능하도록 LCC 를 개선시키고자 한다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.12 no.5
• /
• pp.492-504
• /
• 1987

The Binary Decision method can evaluate any switching function in the number of steps not exceeding the number of input variables. A Binary Decision Programmable Controller module is designed using this method so as to improve scan speed. A compiler system is also developed to relieve the memory problem which the Binary Decision method entails. A communication channel between MDS and BD-PC modules is also constructed to load the compiled BD-PC object program into the memory of BD machine.

• Proceedings of the Korean Information Science Society Conference
• /
• 2006.06b
• /
• pp.409-411
• /
• 2006

본 논문에서는 컴파일러 개발 시에 적용되었던 재목적 기술을 응용하여 다양한 플랫폼에 가상기계를 보다 원활히 탑재하기 위한 가상기계의 자동화 탑재 기술을 제안하고 이를 구현한다. 이를 위해, 가상기계를 플랫폼 독립적인 가상기계 핵심(Core) 부분과 플랫폼 의존적인 부분으로 재구성한 후 다음과 같은 세가지 부분을 설계하고 구현한다. 첫째. 플랫폼 의존적인 부분을 정형화된 방법으로 기술할 수 있는 플랫폼 디스크립션을 설계한다. 둘째. 설계된 플랫폼 디스크립션을 입력으로 받아 최적의 플랫폼 정보를 생성할 수 있는 탑재 점보 생성기를 구현한다. 마지막으로 탑재 정보 생성기의 출력과 가상기계의 핵심 부분을 결합하는 가상기계 생성기를 개발한다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.5 no.7
• /
• pp.1332-1339
• /
• 2001

SoC(System on Chip) technology is widely used in the field of embedded systems by providing high flexibility for a specific application domain. An important aspect of development any new embedded system is verification which usually requires lengthy software and hardware co-design. To reduce development cost of design effort, the instruction set of microprocessor must be suitable for a high level language compiler. And FPGA prototype system could be derived and tested for design verification. In this paper, we propose a 16 bit FPGA microprocessor, which is tentatively-named EISC16, based on an EISC(Extendable Instruction Set Computer) architecture for embedded applications. The proposed EISC16 has a 16 bit fixed length instruction set which has the short length offset and small immediate operand. A 16 bit offset and immediate operand could be extended using by an extension register and an extension flag. We developed a cross C/C++ compiler and development software of the EISC16 by porting GNU on an IBM-PC and SUN workstation and compared the object code size created after compiling a C/C. standard library, concluding that EISC16 exhibits a higher code density than existing 16 microprocessors. The proposed EISC16 requires approximately 6,000 gates when designed and synthesized with RTL level VHDL at Xilinix's Virtex XCV300 FPGA. And we design a test board which consists of EISC16 ROM, RAM, LED/LCD panel, periodic timer, input key pad and RS-232C controller. 11 works normally at 7MHz Clock.

• Journal of the Institute of Electronics Engineers of Korea TC
• /
• v.46 no.6
• /
• pp.66-77
• /
• 2009

In this paper, we propose a CORBA middleware extension which is suitable to SCA based communication environment. The extensions guarantee the components to interconnect others without consideration about its implementation way and enables the developers to easily achieve the performance improvements in comparison to the existing methodology. This extension includes the HAO, the IDL2VHDL compiler, and the improvement of ORBit. The HAO is ORB implemented in logic level and is limited the some function according to the characteristic of FPGA. In addition, the IDL2VHDL compiler provides the mapping from CORBA IDL to VHDL, the VHSIC hardware description language, and the additional procedures for processing the component. Finally, the improved ORBit, CORBA ORB on GPP, can be direct connecting with the HAO on FPGA.