• 대한기계학회:학술대회논문집
• /
• 대한기계학회 2004년도 추계학술대회
• /
• pp.1569-1573
• /
• 2004

Two ring-type conductance meters were manufactured to measure void fraction and its propagation speed in slug flow. The signal of conductance meter with two rings depends on liquid temperature. Therefore a conductance meter with separated probe designed by Coney (1973), which is independent of liquid temperature, was used and experimentally proved. The manufactured conductance meters showed a good repeatability and agreement with the analytical solution by Coney (1973). From time lag between two conductance meter, we could calculate the propagation speed of void fraction.

• 전자공학회논문지C
• /
• 제35C권6호
• /
• pp.30-38
• /
• 1998

본 논문에서는 능동필터 설계시 기본 블록으로 이용될 수 있으며, 저전압 고주파에서 동작 가능한 새로운 구조의 CMOS 전류모드 적분기를 제안하였다. 더불어 전압조절을 통해 그 이득과 주파수를 제어할 수 있는 트랜스컨덕턴스 제어회로를 설계하였다. 제안된 적분기는 CMOS 상보형 회로로 구성하였으며, 따라서 적분기의 단위이득주파수에 영향을 주는 적분기의 트랜스컨덕턴스를 증가 시켰다. 제안된 적분기의 단위이득 주파수는 NMOS-gm을 가지는 기존의 적분기에 비하여 두 배 가까이 증가되었다. 또한 트랜스컨덕턴스 제어회로를 이용하여 능동필터의 공정시 나타날 수 있는 오차를 줄이고, 그 용도에 따라 주파수와 이득제어를 가능하게 하였다. 이의 응용회로로서 3차 체비셰프 저역필터를 0.8㎛ CMOS 파라메터를 이용하여 설계하였으며, 이러한 결과들은 소신호 해석 및 0.8㎛ 공정 파라미터를 갖는 HSPICE 시뮬레이션을 통하여 검증되었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2015년도 제49회 하계 정기학술대회 초록집
• /
• pp.69.2-69.2
• /
• 2015

가속기의 진공용기는 안지름이 대략 20~40 mm 정도로 아주 작지만 길이는 수백 미터 이상이다. 이 같은 진공장치에서 기체 컨덕턴스가 그 진공성능을 결정하게 되며 점점 더 작아지고 있다. 이때 진공배기 방법은 주로 균등배기(distributed pumping)을 하는 데 초기에는 distributed ion pump와 Strip NEG를 주로 사용하였으며 최근에는 coated NEG가 대세이다. 균등배기의 또 다른 한 가지 방법으로 작은 동전 모양의 게터를 사용하여 그 성능을 평가하여 보고하고자 한다.

• 한국컴퓨터산업학회논문지
• /
• 제2권10호
• /
• pp.1253-1260
• /
• 2001

본 논문에서는 저전압(2V) 동작이 가능하고 각종 외부 환경으로부터 소자 정보 보호에 적용할 수 있는 완전차동 구조의 아날로그 능동소자에 전압조절을 위한 튜닝회로를 추가한 능동소자를 제안하였다. 아날로그 능동소자는 이득특성에 영향을 주는 트랜스컨덕턴스값을 증가시키기 위해 CMOS 상보형 캐스코드 방식을 이용하여 구성되었다. $0.25\mutextrm{m}$ CMOS n-well 공정 파라미터를 이용한 HSPICE 시뮬레이션 결과, 제안된 아날로그 능동소자는 비우성극점의 제거로 안정성이 향상되었으며, 2V 공급전압하에서 42㏈의 이득값과 200MHz의 단위이득주파수 특성을 나타내었다. 소비전력값은 0.32mW를 나타내었다.

• 한국음향학회지
• /
• 제16권3호
• /
• pp.106-113
• /
• 1997

본 논문에서는 저전압 아날로그-디지털 혼성모드 신호처리를 위한 3V CMOS 연속시간 완전균형 적분기가 설계되었다. 설계된 완전균형 적분기의 기본구조는 NMOS와 PMOS 트랜지스터를 이용한 상보형 회로이며, 이러한 상보형 회로는 적분기의 트랜스컨덕턴스를 증가시킬수 있는 장점이 있다. 그리고 트랜스컨덕턴스의 증가는 적분기의 단위이득 주파수, 폴 그리고 영점을 증가시킨다. 소신호해석과 SPICE 시뮬레이션을 통해 기존의 적분기들과 비교하여 이러한 개선점들을 증명하였다. 0.8 3V CMOS CMOS 공정 파라미터를 이용하여 완전균형 상보형 적분기의 응용회로로서 3차 능동 지역통과 필터를 설계하였다.

• 한국멀티미디어학회논문지
• /
• 제6권2호
• /
• pp.319-324
• /
• 2003

본 논문에서는 음성과 영상신호를 실시간 처리해야하는 멀티미디어 시스템에 이용 가능한 광대역 아날로그 소자를 설계하였다. 제안된 소자는 저 전압(2V) 동작이 가능하도록 완전차동 구조에 전압조절을 위한 튜닝회로를 추가한 형태로 설계되었으며, 이득특성에 영향을 주는 트랜스컨덕턴스값을 증가시키기 위해 상보형 캐스코드 방식을 이용하여 구성되었다. 0.25$\mu\textrm{m}$ CMOS n-well 공정 파라미터를 이용한 시뮬레이션 결과, 제안된 아날로그 능동소자는 비우성극점의 제거로 안정성이 향상되었으며, 2V 공급전압하에서 42dB의 이득값과 200MHz의 단위 이득주파수 특성을 나타내었다. 소비전력값은 0.32mW를 나타내었다.

• 전자공학회논문지 IE
• /
• 제44권2호
• /
• pp.1-7
• /
• 2007

CMOS 소자의 높은 주파수 특성의 증가로 인하여 높은 주파수 범위에서의 RF와 아날로그 회로 설계가 가능하게 되었다. RF와 아날로그 회로 설계는 실수와 허수의 쌓인 S-파라미터의 특성 분석으로 가능하다. 높은 성능을 활용한 CMOS 기술들은 신뢰도와 밀접한 관계가 있으며, 소자의 열화로 인한 S-파라미터의 변화가 소신호 모델 파라미터들에 미치는 영향을 정확하게 분석하는데 매우 중요하다. S-파라미터의 열화로 인한 다양한 물리적인 현상들 특히 트랜스컨덕턴스와 게이트 커패시턴스의 성능 저하를 자세히 분석하였다. 측정에 사용된 H-gate와 T-gate 소자의 S-파라미터를 0.5GHz에서 40GHz 주파수 범위에서 측정하였으며, 소자의 모든 내부와 외부 파라미터들은 포화영역인 하나의 전압 조건에서 추출하였다. 이 논문은 게이트 구조가 다른 소자에 스트레스를 인가하여 소신호 등가 모델을 추출하였으며, 파라미터들의 변화를 비교 분석한 것이다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 제13회 신호처리 합동 학술대회 논문집
• /
• pp.983-986
• /
• 2000

본 논문에서는 저전압(2V) 동작이 가능하도록 완전차동 구조의 아날로그 능동소자에 전압조절을 위한 튜닝 회로를 추가한 능동소자를 제안하였다. 아날로그 능동소자는 이득특성에 영향을 주는 트랜스컨덕턴스값을 증가시키기 위해 CMOS 상보형 캐스코드 방식을 이용하여 구성되었다. 0.25㎛ CMOS n-well 공정 파라미터를 이용한 HSPICE 시뮬레이션 결과, 제안된 아날로그 능동소자는 비우성극점의 제거로 안정성이 향상되었으며, 2V 공급전압하에서 42dB의 이득값과 200MHz의 단위 이득주파수 특성을 나타내었다. 소비전력값은 0.32mW를 나타내었다.

• 대한의용생체공학회:의공학회지
• /
• 제21권5호
• /
• pp.477-485
• /
• 2000

본 논문에서는 신경신호기록을 위한 반도체 미세전극용 전치증폭기의 잡음특성을 설계하기 위한 체계적인 방법을 제시한다. 세포외기록(extracellular recording)에 의하여 측정된 신경신호와 전형적인 CMOS소자의 저주파 잡음특성을 함계 고려하여 전체 신호대잡음비를 계산하였다. 2단 CMOS 차동증폭기에 대한 해석과 함께 신호대잡음비에 중요한 영향을 끼치는 요소들에 대하여 설명하였다. 출력잡음전력에 대한 해석적인식을 유도하였으며 이로부터 회로설계자가 조절할 수 있는 주파수응답과 소자 파라미터들을 결정하였다. 입력소자의 크기와 트랜스컨덕턴스의 비가 최적영역으로부터 약간 벗어날 경우에 신호대잡음비가 크게 저하됨을 보였다. 이와 함께 만족스런 잡음특성을 위한 증폭이의 설계 변수 값들도 제시하였다.

• 한국정보통신학회논문지
• /
• 제17권8호
• /
• pp.1885-1890
• /
• 2013

본 연구에서는 극저온에서 다중 게이트 구조인 나노스케일 p-채널 무접합(junctionless) 과 축적모드(accumulation mode) 다중 게이트 FET의 전기적 특성을 분석하였다. 헬륨을 사용하는 극저온 프로브 스테이션을 사용하여 소자를 측정하였다. 극저온과 낮은 드레인 전압에서 무접합 트랜지스터의 드레인 전류의 진동 현상이 축적모드 보다 심한 것을 알 수 있었다. 이는 무접합 트랜지스터에서는 채널이 실리콘 박막의 가운데 형성되므로 전기적 채널 폭이 축적모드 트랜지스터 보다 작기 때문이다. 온도가 증가할수록 드레인 전류가 증가하며 최대 전달 컨덕턴스도 증가하는 것을 알 수 있었다. 이는 온도가 증가할수록 문턱전압이 감소하며 이동도가 증가하는 데서 기인된 것을 알 수 있었다. 소자의 크기가 나노미터 레벨로 축소되면 양자현상에 의한 드레인 전류 진동이 상온에도 일어날 수 있다.