• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2004년도 하계학술대회 논문집 Vol.5 No.2
• /
• pp.586-589
• /
• 2004

Ni 내부전극을 적용한 X7R의 온도특성을 가지는 고압용 적층 칩 캐패시터를 설계, 제작하였으며 제작된 캐패시터 신뢰성을 검토하였다. 고압용 캐패시터 설계시 절연파괴전압과 유전체 두께간의 최적의 두께가 있음을 볼 수 있으며 그린시트 두께 24 um의 경우 weibull 계수는 13.38, 단위 절연파괴전압은 70 [V/um]을 얻을 수 있었다. X7R 3216, 100 [nF] 정격전압 250[V] 캐패시터를 설계하여 절연파괴전압은 최고 1.29 [KV]인 고압용 칩 캐패시터를 제작하였다. 적층 칩 캐패시터 절연파괴 모드는 유전체 층간의 절연파괴와 더불어 내부전극과 외부 전극 또는 세라믹 소체와의 절연파괴 모드가 나타남을 볼 수 있다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2002년도 추계학술발표논문집 (중)
• /
• pp.1281-1284
• /
• 2002

본 논문은 인터넷을 이용한 음성통신 서비스를 제공하기 위해 사용되는 VoIP 시스템 칩 설계 및 기능 검증을 위한 보드 개발에 관한 것이다. 구성이 간단한 시스템을 구현하기 위하여 32 비트 RISC 프로세서인 ARM922T 프로세서 코어를 중심으로 IP 망 접속 기능, 톤 발생 및 음성신호 접속기능과 다양한 사용자 정합 기능을 가지는 VoIP 시스템 칩을 설계하고, 이 칩의 기능을 검증하기 위하여 시험 프로그램 및 통신 프로토콜을 개발하였으며, 각종 설계 및 시뮬레이션 툴을 사용하고 ARM922T와 FPGA가 결합된 Excalibur를 사용한 시험용 보드를 개발하여 시험하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 제14회 신호처리 합동 학술대회 논문집
• /
• pp.821-824
• /
• 2001

본 논문에서는 TMS320C6701 을 이용하여 방대한 양의 데이터를 실시간으로 처리할 수 있는 병렬 DSP 시스템을 설계 및 구현한 것에 대하여 나타내었다. 이 병렬 DSP 시스템은 DSP 칩간의 통신과 보드간의 통신이 가능하며, DSP칩이 마스터가 되어 EMIF(External Memory Interface)포트를 통해 다른 DSP 칩의 지역메모리를 엑세스 할 수 있으며, 또한 외부의 호스트 프로세서가 보드 내의 DSP 칩에 프로그램을 다운로딩 할 수 있도록 설계하였다. DSP 칩에 의해 처리된 신호는 PCI 버스를 통하여 호스트로 전송되며, DSP 칩에서 DSP 칩 또는 지역메모리와의 통신은 지역버스를 통해 직접적으로 이루어진다. 병렬 DSP 시스템을 통하여 고속의 병렬신호처리를 수행 할 수 있다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 2000년도 춘계학술대회 학술발표 논문집
• /
• pp.17-20
• /
• 2000

본 논문에서는 간단한 비선형 시냅스 회로를 이용하여 온 칩 학습기능을 포함한 모듈 칩을 구현하였다. 학습 회로는 MEBP(modified error back-propagation) 학습 규칙을 적용하여 구현하였으며, 제안된 회로는 표준 CMOS 공정으로 구현되었고, MOSIS AMI $1.5\mu\textrm{m}$공정 HSPICE 파라메터를 이용하여 그 동작을 검증하였다. 구현된 모듈 칩은 온 칩 학습기능을 가진 확장 가능한 신경회로망 칩으로 대규모의 FNNs(feedforwad neural networks) 구현에 매우 적합하리라 예상된다.

• 한국정보통신학회논문지
• /
• 제16권5호
• /
• pp.999-1008
• /
• 2012

ISB(Intelligent Silicon Bead)는 기존 CMOS 칩과 달리 CMOS SoC의 전원을 포함한 외부와의 인터페이스(interface)를 모두 빛을 이용하여 칩의 초소형화 및 단가를 낮추고 광통신, 메모리 기능을 탑재한 신개념 바이오 실험용 칩이다. 본 논문에서는 외부리더기로부터 비드칩에 인가된 하나의 광신호를 통해 전력과 신호를 동시에 전달하기 위한 저전력, 저면적특성의 광수신단 설계와 입력프로토콜에 대해서 소개하고 이를 시뮬레이션 및 측정을 통해 검증한다. 또한 칩의 ID를 기록/저장하기 위한 저전력 PROM을 설계하여 광신호 입력에 따른 출력 결과 값을 얻는데 성공한다. 본 연구를 통하여 기존 RFID에서 발생한 칩면적 소형화의 한계와 높은 단가 등의 문제점을 해결하여 새로운 유형의 바이오용 칩 개발을 기대할 수 있다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 1999년도 가을 학술발표논문집 Vol.26 No.2 (3)
• /
• pp.60-62
• /
• 1999

미세 회로 기술의 발전은 단일 칩에 집적될 수 있는 트랜지스터의 수를 지속적으로 증가시키고 있으며 이에 따라 설계의 복잡도 역시 크게 증가하고 있다. 이러한 설계 복잡도의 증가는 여러 기능 블록이 IP(Intellectual Property) 형태로 독립적으로 설계되어서 이들의 조합으로 새로운 시스템을 구성하는 시스템 온 칩(System On a Chi)과 같은 새로운 시스템 설계 방법에 대한 요구를 증가시키고 있다.[1]. 이런 시스템 온 칩에 사용될 메모리 시스템 역시 기존의 표준화된 메인 메모리 이 외에 각각의 다양한 응용에 적합한 맞춤형(Application Specific Standard Products) 내장 메모리 시스템 구조에 대한 필요성이 대두되고 있다. 이와 같이 특정 응용에 적합한 메모리 시스템을 설계할 수 있는 기본 정보를 제공해 주는 것이 필수적이다. 또한 이러한 정보에 따라 설계된 메모리 시스템에 대한 성능 평가할 환경도 함께 요구된다. 본 연구에서는 다양한 응용의 메모리 참조 특성을 분석하고 특성화하기 위하여 캐쉬 파라메터의 변화에 따른 캐쉬 접근 실패의 분포, 메모리 접근 영역의 분포, 참조 사이에 있는 유일한 참조의 수의 분포 등 다양한 정보를 제공해 주는 환경을 구축하였다.

• 전자공학회논문지
• /
• 제50권4호
• /
• pp.203-211
• /
• 2013

태그 안테나를 설계할 때에는 태그 칩이 패드(pad)에 마운트(mount)된 상태에서 구한 칩 임피던스(chip impedance)와 읽기 전력감도(read power sensitivity) 값이 필요하다. 하지만 칩 임피던스 값은 태그 설계와 제조공정에 따라 그 값이 달라지기 때문에 칩 제조회사들이 이 자료를 제공하지 못하고, 단지 참고할 수 있는 근사값을 만을 제고하고 있다. 본 연구는 간단한 보조기구들과 RF 측정장비들을 가지고 마운트된 칩의 임피던스와 읽기 전력감도를 산출할 수 있는 방법을 제시한다. 본 연구는 마운틴된 칩의 단자에서 직접 측정하는 것이 불가능하기 때문에 보조 픽스쳐(fixture)들이 사용되었으며, 보조 픽스쳐에서 발생되는 전기력 특성들은 등가회로 모델과 디임베드(de-embed) 기법을 사용하여 제거함으로써 칩 임피던스와 읽기 전력감도 값을 산출하였다. 값을 알고 있는 커패시터와 저항 칩을 가지고 제안된 디임베드 방법의 타당성과 정확도를 검증하였으며, 상업용 태그 칩을 대상으로 한 심험에서도 제안된 방법의 타당성을 재확인 할 수 있다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2001년도 추계학술발표논문집 (하)
• /
• pp.1463-1466
• /
• 2001

본 논문은 ISDN 통신망에서 멀티미디어 통신 서비스를 제공하기 위해 단말에 사용되는 ISDN 시스템 칩 설계 및 단말 구현에 관한 것이다. 저가의 통신 단말을 구현하기 위하여 32 비트 RISC 프로세서인 ARM7 프로세서 코어를 중심으로 ISDNS S/T 인터페이스를 통한 통신망 접속 기능, 톤 발생 및 음성 코덱 기능, TDM 버스 정합 기능, PC 정합 기능을 가지는 ISDN 시스템 칩을 설계 및 개발하였고, 이 칩을 시험하기 위한 시험 프로그램 및 통신 단말 소프트웨어를 개발하였으며, 응용단말을 구현하여 자체 기능 시험 및 실제 망 접속 시험을 통하여 기능을 검증하였다.

• 한국정보통신학회논문지
• /
• 제4권2호
• /
• pp.505-516
• /
• 2000

셀룰러 신경망은 국부적 연결특성을 가지고 있어 실시간 영상처리에 폭넓게 이용되는 비선형 정보처리 시스템이다. 본 논문에서는 소규모의 $CNN(6\time6)$ 셀 블록을 이용하여, 크고 복잡한 처리에 적합한 시다중화 기법을 처리할 수 있는 CNN칩을 설계하였다. 대부분의 출력 형태는 기준 레벨화된 출력에 기인하여 흑백 영상처리에 적합하나, 본 논문의 출력형태는 아날로그 상태값으로 나타나기 때문에 그레이 레벨 영상처리에 적합하다. CNN 칩은 $0.65\mum$ 2P2M N-Well CMOS 공정으로 설계되었으며, 설계된 칩은 15400여개의 트랜지스터로 구성되며 칩면은 $1.85\times1.75m^2$ 이다. 설계된 $6\time6CNN$칩은 그 보다 큰 입력 영상에 대한 윤곽선 검출의 실험을 통하여 회로의 동작을 검증하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1999년도 하계학술대회 논문집 G
• /
• pp.3111-3113
• /
• 1999

임베디드 메모리로직에 적용되는 매크로셀을 지니고 전류형태의 저장방법을 적용한 캐시를 통한 임베디드 메모리칩의 설계의 일환으로 0.25마이크로 공정으로 설계되었으며 멀티미디어 칩에 사용되는 메모리 코아는 캐시를 지니고 있음으로 칩의 밴드위스를 높이고 칩의 어드레스 억세스시간(10nS)을 빠르게 할 수 있었으며 이를 위한 내부공급전압은 2.0V이다. 본 논문의 아키텍쳐에서는 기존 메모리 소자의 전송형태를 전류형 전송수단을 이용하여 매크로 셀의 데이터를 캐시에 저장하고, 이를 전류형태의 메인 데이터증폭회로를 통하여 전송하게된다. 이를 이루기 위한 칩의 아키텍척로 비트라인과 캐시의 연결회로를 추가한 구조를 제안하였다.