• 한국차세대컴퓨팅학회논문지
• /
• 제15권2호
• /
• pp.39-49
• /
• 2019

컴퓨팅 성능을 향상시키기 위해 다양한 구조적 설계 기법들이 제안되고 있는데 그중에서도 CPU-GPU 융합형 이종 멀티코어 프로세서가 많은 관심을 받고 있다. CPU-GPU 융합형 이종 멀티코어 프로세서는 단일 칩에 CPU와 GPU를 집적하기 때문에 일반적으로 CPU와 GPU가 Last Level Cache(LLC)를 공유하게 된다. LLC 공유는 CPU와 GPU 코어 사이에 심각한 캐쉬 경합이 발생하는 경우 각각의 코어 활용도가 저하되는 문제를 가지고 있다. 본 논문에서는 CPU와 GPU 사이의 캐쉬 경합 문제를 해결하기 위해 단일 LLC를 CPU와 GPU 각각의 공간으로 분할하고, 분할된 공간의 크기 변화가 전체 시스템 성능에 미치는 영향을 분석하고자 한다. 모의실험 결과에 따르면, CPU는 사용하는 LLC 크기가 커질수록 성능이 최대 21%까지 향상되지만 GPU는 사용하는 LLC 크기가 커져도 큰 성능변화를 보이지 않는다. 즉, GPU는 LLC 크기가 감소하더라도 CPU에 비하여 성능이 적게 하락함을 알 수 있다. GPU에서의 LLC 크기 감소에 의한 성능하락이 CPU에서의 LLC 크기 증가에 따른 성능향상보다 훨씬 작기 때문에 실험결과를 기반으로 각각의 코어에 LLC를 분할하여 할당한다면 전체적인 이종 멀티코어 프로세서의 성능을 향상시킬 수 있을 것으로 기대된다. 또한, 이러한 분석을 통해 향후 각 코어의 성능을 최대한 높일 수 있는 메모리 관리기법을 개발한다면 이종 멀티코어 프로세서의 성능을 크게 향상시킬 수 있을 것이다.

• 한국소프트웨어감정평가학회 논문지
• /
• 제15권2호
• /
• pp.111-119
• /
• 2019

존 스마트그리드 기기 인증 체계는 DCU와 검침 FEP 및 MDMS에 집중되어 있으며 스마트미터에 대한 인증체계는 확립되지 않은 상황이다. 현재 몇몇 암호칩이 개발되었지만, 낮은 강도의 단순 암호화 수준에 머물러 있어 PKI 인증체계를 완성하기에는 어려움이 있다. 스마트그리드는 기존 전력망과 달리 개방형 양방향 통신을 기반으로 함에 따라 정보보안 취약성이 높아지면서 사고 위험 증가하고 있다. 하지만 스마트미터에는 PKI가 적용되기 어려워, 조작한 패킷을 보내 운영시스템에 거짓 정보 전송으로 시스템 정지 등의 사고가 발생할 가능성 존재한다. 하드웨어 제약사항이 많은 스마트미터에 기존 PKI 인증서를 발급할 경우 인증 및 인증서 갱신이 어렵기 때문에 스마트미터의 열악한 성능(Non-IP 네트워크, 프로세서, 메모리 및 저장소 공간 등)에서도 작동 가능한 초경량 암호 인증 프로토콜을 설계 구현하였다. 실험 결과 Cortex-M3 환경에서도 경량 암호 인증 프로토콜을 빠른 시간 내에 수행 할 수 있었으며, 앞으로 스마트그리드 산업에서의 더 안전한 보안성을 갖춘 인증 시스템을 마련하는데 도움을 줄 수 있을 것으로 기대한다.

• 문화기술의 융합
• /
• 제9권6호
• /
• pp.967-971
• /
• 2023

최근에는 다양한 플랫폼 서비스가 인공지능을 활용하여 제공되고 있으며, 그 중 하나로 ChatGPT는 대량의 데이터를 자연어 처리하여 자가 학습 후 답변을 생성하는 역할을 수행하고 있다. ChatGPT는 IT 분야에서 소프트웨어 프로그래밍 분야를 포함하여 다양한 작업을 수행할 수 있는데, 특히 프로그램을 대표하는 C언어를 통해 간단한 프로그램을 생성하고 에러를 수정하는데 도움을 줄 수 있다. 이러한 능력을 토대로 C언어를 기반으로 만들어진 하드웨어 언어인 베릴로그 HDL도 ChatGPT에서 원활한 생성이 예상되지만, 베릴로그 HDL의 합성은 명령문들을 논리회로 구조 형태로 생성하는 것이기에 결과물들의 정상적인 실행 여부를 확인해야 한다. 본 논문에서는 용이한 실험을 위해 규모가 적은 논리회로들을 선택하여 ChatGPT에서 생성된 디지털회로와 인간이 만든 회로들의 결과를 확인하려 한다. 실험 환경은 Xilinx ISE 14.7로 모듈들을 모델링하였으며 xc3s1000 FPGA칩을 사용하여 구현하였다. 구현된 결과물을 FPGA의 사용 면적과 처리 시간을 각각 비교 분석함으로써 ChatGPT의 생성물과 베릴로그 HDL의 생성물의 성능을 비교하였다.

• 대한전자공학회논문지TC
• /
• 제46권12호
• /
• pp.6-13
• /
• 2009

X-대역의 위상 배열 시스템에 응용 가능한 전력 증폭기, 6-bit 위상 변위기, 6-bit 디지털 감쇠기 및 SPDT 송수신 스위치를 각각 설계 및 측정하였다. 모든 회로는 CMOS 0.18 um 공정을 사용하여 구현되었다. 전력 증폭기는 2-단 차동 및 cascode 구조를 가지며, 20 dBm 의 P1dB, 19%의 PAE 의 성능을 8-11 GHz 주파수 대역에서 보였다. 6-bit 위상 변위기는 Embedded switched filter 구조를 가지며, 스위치용 nMOS 트랜지스터 및 마이크로스트립 선로로 인덕턴스를 구현하였다. $360^{\circ}$ 위상 제어가 가능하며 위상 해상도는 $5.6^{\circ}$ 이다. 8-11 GHz 주파수 대역에서 RMS phase 및 amplitude 오차는 $5^{\circ}$ 및 0.8 dB 이하이며, 삽입손실은 약 $-15.7\;{\pm}\;1,1\;dB$ 이다. 6-bit 디지털 감쇠기는 저항 네트워크와 스위치가 결합된 Embedded switched Pi-및 T-구조이며, 위상 배열 시스템에서 요구하는 낮은 통과 위상 변동 특성을 가지는 구조가 적용되었다. 최대 감쇠는 31.5 dB 이며 진폭 해상도는 0.5 dB 이다. 8-11 GHz 주파수 대역에서 RMS amplitude 및 phase 오차는 0.4 dB 및 $2^{\circ}$ 이하이며, 삽입손실은 약 $-10.5\;{\pm}\;0.8\;dB$ 이다. SPDT 송수신 스위치는 series 및 shunt nMOS 트랜지스터의 쌍으로 구성되었으며 회로의 면적을 최소화하기 위해 1개의 수동 인덕터만으로 SPDT 기능을 구현하였다. 삽입손실은 약 -1.5 dB, 반사손실은 -15 dB 이하이며, 송수신 격리 특성은 -30 dB 이하이다. 각각의 칩 면적은 $1.28\;mm^2$, $1.9mm^2$, $0.34\;mm^2$, $0.02mm^2$ 이다.

• 한국통신학회논문지
• /
• 제27권12C호
• /
• pp.1288-1298
• /
• 2002

타원곡선 암호시스템을 GF(2$^{m}$ )상에서 고속으로 구현하기 위해서는 빠른 나눗셈기가 필요하다. 빠른 나눗셈 연산을 위해선 비트-패러럴 구조가 적합하나 타원곡선 암호시스템이 충분한 안전도를 가지기 위해서는 m의 크기가 최소한 163보다 커야 한다. 즉 비트-패러럴 구조는 0(m$^2$)의 면적 복잡도를 가지기 때문에 이러한 응용에는 적합하지 않다. 따라서, 본 논문에서는 CF(2$^{m}$ )상에서 표준기저 표기법을 사용하여 모듈러 나눗셈 A(x)/B(x) mod G(x)를 고속으로 수행하는 새로운 비트-시리얼 시스톨릭 나눗셈기를 제안한다. 효율적인 나눗셈기 구조를 얻기 위해, 새로운 바이너리 최대공약수(GCD) 알고리즘을 유도하고, 이로부터 자료의존 그래프를 얻은 후, 비트-시리얼 시스톨릭 나눗셈기를 설계한다. 본 논문에서 제안한 나눗셈기는 0(m)의 시간 및 면적 복잡도를 가지며, 연속된 입력 데이터에 대하여, 초기 5m-2 사이클의 지연 후, m 사이클 마다 나눗셈의 결과를 출력한다. 제안된 나눗셈기를 동일한 입출력 구조를 가지는 기존의 연구 결과들과 비교 분석한 결과 칩 면적 및 계산 지연시간 모두에 있어 상당한 개선을 보인다. 따라서 제안된 나눗셈기는 적은 하드웨어를 사용하면서 고속으로 나눗셈 연산을 수행할 수 있기 때문에 타원곡선 암호화시스템의 나눗셈 연산기로 매우 적합하다. 또한 제안한 구조는 기약 다항식(irreducible polynomial) 선택에 있어 어떤 제약도 두지 않고, 단 방향의 신호흐름을 가지면서, 매우 규칙적이기 때문에 필드 크기 m에 대해 높은 유연성 및 확장성을 제공한다.였다. an extraction system, a new optical nonlinear joint transform correlator(NJTC) is introduced to extract the hidden data from a stego image in real-time, in which optical correlation between the stego image and each of the stego keys is performed and from these correlation outputs the hidden data can be asily exacted in real-time. Especially, it is found that the SNRs of the correlation outputs in the proposed optical NJTC-based extraction system has been improved to 7㏈ on average by comparison with those of the conventional JTC system under the condition of having a nonlinear parameter less than k=0.4. This good experimental results might suggest a possibility of implementation of an opto-digital multiple information hiding and real-time extracting system. 촉각에 있는 지각신경세포가 뇌의 촉각엽으로 뻗어 들어가 위의 5가지 신경연접중 어느 형을 형성하는지를 관찰하기 위하여 좌측 촉각의

• Korean Chemical Engineering Research
• /
• 제60권1호
• /
• pp.116-124
• /
• 2022

교대로 운전되는 광촉매반응기 공정, 및 바이오필터 공정(전통적 바이오필터(L 반응기)와 두 개의 유닛(unit)을 가지는 개선된 바이오필터시스템(R 반응기))로 구성된 통합처리시스템에서, 에탄올과 황화수소를 동시 함유한 폐가스 처리를 수행하는데 발생하는 공정 당 압력강하(△p)와 바이오필터 공정의 미생물 population 분포를 관찰하였다. 교대로 운전되는 광촉매 반응기의 △p는, 바이오필터의 △p와 비교할 때에 무시할 정도로 작게 관찰되었다. L 반응기의 △p는, 통합처리시스템의 운전 중에 계속 증가하여 4.0~5.0 mmH₂O (i.e., 5.0~6.25 mmH₂O/m)로 증가하였다. 한편 R 반응기의 경우에서는 L 반응기의 △p의 약 16~20% 이하인 작은 △p를 나타내었다. 본 연구에서 적용한 공극율이 큰 폐타이어 담체 등의 바이오필터 담체 및 R 반응기 설계의 적용이, 목재 칩(wood chip)과 목재 바크(wood bark)의 50 대 50인 혼합물을 바이오필터 담체로 사용한 전통적 바이오필터의 보고된 압력강하 값의 각각 37~50%와 40~53% 만큼 압력강하 저감에 공헌하였다고 분석되었다. 또한 본 연구의 R 반응기 운전에서 압력강하 값이, 공극율이 큰 화산석(scoria)과 compost를 75 대 25로 혼합한 복합 담체를 충전한 전통적 바이오필터의 보고된 압력강하 값보다 약 80%만큼 저감된 결과는 주로 R 반응기 설계의 적용에 기인하였다고 해석되었다. 한편, 통합처리시스템에서 바이오필터 담체의 microbial population 분포로서 L 반응기 및 R 반응기의 담체 내 미생물 콜로니 수 비교에서는 L 반응기가 제일 밑단에서 다른 윗 단의 콜로니 수보다 거의 두 배로 증가하였으나; R 반응기의 경우는 R_dn 반응기와 R_up 반응기 각각의 상단과 하단에서 고르게 분포하였고 L 반응기보다 콜로니 수가 평균적으로 약 50% 정도 더 컸다. 이러한 현상은 R 반응기의 상단과 하단의 함수율이 50-55%의 고른 분포를 보인 것에 기인하였다. 따라서 개선된 바이오필터시스템이 전통적 바이오필터보다 △p와 미생물 population 분포에서 더욱 우수한 특성을 보였다.

• 대한전자공학회논문지SD
• /
• 제40권3호
• /
• pp.43-53
• /
• 2003

TFT LCD 와 같은 디지털 디스플레이 디바이스는 CRT 와 같은 아날로그 디스플레이 디바이스와 달리 그 제조 과정에서부터 해상도가 정해져 버리는 단점을 가지게 된다. 그러나 이들 디스플레이 디바이스에 출력이 되는 입력 화면의 해상도의 종류는 매우 다양하며 출력 디바이스의 해상도 또한 날로 다양해지고 있다. 이러한 입력 영상의 해상도를 출력 영상의 해상도에 맞게 스케일을 늘리거나 줄이는 일(interpolation / decimation)을 하는 것을 영상 스케일러라고 한다. 이러한 스케일 up/down 과정에서 생길 수 있는 영상의 열화를 줄이기 위한 알고리즘과 이를 이용한 H/W cost가 저렴한 영상 스케일러에 대한 연구가 기존에 진행되어 왔다. 본 논문에서는 영상 scale up/down에 있어서 이상적이라 할 수 있는 연속 공간에서의 광학적 영상 확대/축소를 이산 공간인 디지털 디스플레이 비다이스에 맞게 옮긴 Winscale 알고리즘을 제안한다. 그리고 제안된 알고리즘을 이용한 영상 스케일러를 Verilog XL을 이용해서 H/W로 구현하였다. 그리고 삼성 SOG 0.5㎛ 공정을 이용하여 실제 칩으로 제작되었다. 기존의 다른 소프트웨어에서 사용되고 있는 영상스케일링 알고리즘을 이용해서 스케일된 영상의 R, G, B 각 칼라 채널에 대한 PSNR 값을 가지고 스케일링 기능의 우열을 비교했다. 또한 H/W cost 도 비교하였다. 이러한 Winscale 방법을 이용한 영상 스케일러는 영상 품질은 기존의 알고리즘과 비등하거나 우수하면서 H/W cost 가 기존의 것들 보다 저렴하기 때문에 영상 스케일러가 필요한 다양한 디지털 디스플레이 디바이스에 사용될 수 있을 것이다.성이 가장 높았고, 그람양성균과 그람음성균의 항균활성은 젖산균과 효모보다 더 높게 나타났다.치는 LC군(저칼슘식이군)에서 유의하게 높았고, 정상수준의 칼슘을 섭취한 각 군에서는 차이를 나타내지 않았다. 대퇴골의 습윤무게는 참다랑어골분(TB)군과 구연산처리 된 참다랑어 골분(CT)군에서 높은 수치를 나타내었고, 건조후의 무게는 저칼슘군(LC)을 제외한 정상수준의 칼슘 투여군 간에 차이가 없었다. 대퇴골의 회분 함량은 정상수준의 칼슘식이군들에 비해 저칼슘식이인 LC군에서 유의하게 낮았다. 체중 100g 당의 대퇴골의 칼슘함량은 저칼슘식이(LC)군에서 유의적으로 낮았고 칼슘급원에 따라 차이를 나타내지 않았다. 대퇴골의 골밀도 측정 결과 저칼슘식이인 LC군은 정상식이군에 비해 골밀도가 유의하게 낮았으며, 동일한 정상수준의 칼슘이 공급된 실험군 사이에서는 참다랑어골분(TB)군의 골밀도가 가장 높은 수치를 보였다. 본 연구결과 여러 가지 칼슘급원에 따른 흰쥐의 골격대사는 큰 차이를 나타내지 않았으며, 저칼슘군과의 차이가 두드러져 양적인 면에서의 칼슘공급의 중요성을 지적할 수 있겠다. 대퇴골의 중량이나 회분, 칼슘 및 대퇴골의 골밀도 결과로 보아 참다랑어 골분은 탄산칼슘군이나, 기존에 칼슘 급원으로 사용해 오던 우골분수준으로 뼈의 건강유지 면에서 긍정적인 가치를 부여할 수 있는 것으로 사료된다.EFA)의 함량은 유리지질이 결합지질에 비하여 높았으나 w3 고도불포화방방산(w3-HU-FA)의 함량에 있어서는 그 반대이었다. 부위별로는 지질의 함량 및 지방산의 조성이 많은 차이를 보였다.{2+}$ 26 및 $Na^+$ 26 mg $L^{-1}$이었다. 양액

• 대한전자공학회논문지SP
• /
• 제40권5호
• /
• pp.312-321
• /
• 2003

본 논문은 장애물을 인식하고 회피하면서 목적지까지 자율적으로 이동할 수 있는 로봇을 구현한 논문이다. 우리는 본 논문에서 영상처리보드의 구현이라는 하드웨어적인 부분과 자율 이동로봇을 위한 영상궤환 제어라는 소프트웨어의 두 가지 결과를 나타내었다. 첫 번째 부분에서, 영상처리를 수행하는 제어보드로부터 명령을 받는 로봇을 나타내었다. 우리는 오랫동안 CCD카메라를 탑재한 자율 이동로봇에 대하여 연구해왔다. 로봇의 구성은 DSP칩을 탑재한 영상보드와 스텝모터 그리고 CCD카메라로 구성된다. 시스템 구성은 이동로봇의 영상처리 보드에서 영상을 획득하고 영상처리 알고리즘을 수행하고 로봇의 이동경로를 계산한다. 이동로봇에 탑재된 CCD카메라에서 획득한 영상 정보는 매 샘플링 시간마다 캡쳐한다. 화면에서 장애물의 유무를 판별한 후 좌 혹은 우로 회전하여 장애물을 회피하고 이동한 거리를 Feedback하는 시스템을 구현하여 초기에 지정한 목표지점가지 로봇이 갈 수 있도록 간략한 경로를 계획하여 절대좌표를 추적해 나가는 알고리즘을 구현한다. 이러한 영상을 획득하고 알고리즘을 처리하는 영상처리 보드의 구성은 DSP (TMS320VC33), ADV611, SAA7111, ADV7176A, CPLD(EPM7256ATC144), SRAM 메모리로 구성되어 있다. 두 번째 부분에서는 장애물을 인식하고 회피하기 위하여 두 가지의 영상궤환 제어 알고리즘을 나타낸다. 첫 번째 알고리즘은 필터링, 경계검출 NOR변환, 경계치 설정 등의 영상 전처리 과정을 거친 영상을 분할하는 기법이다. 여기에서는 Labeling과 Segmentation을 통한 pixel의 밀도 계산이 도입된다. 두 번째 알고리즘은 위와 같이 전처리된 영상에 웨이브렛 변환을 이용하여 수직방향(y축 성분)으로 히스토그램 분포를 20 Pixel 간격으로 스캔한다. 파형 변화에 의하여 장애물이 있는 부분의 히스토그램 분포는 거의 변동이 없이 나타난다. 이러한 특성을 분석하여 장애물이 있는 곳을 찾아내고 이것을 회피하기 위한 알고리즘을 세웠다. 본 논문은 로봇에 장착된 한 개의 CCD 카메라를 이용하여 장애물을 회피하면서 초기에 설정해둔 목적지가지 도달하기 위한 알고리즘을 제안하였으며, 영상처리 보드를 설계 및 제작하였다. 영상처리 보드는 일반적인 보드보다 빠른 속도(30frame/sec)와 해상도를 지원하며 압축 알고리즘을 탑재하고 있어서 영상을 전송하는 데에 있어서도 탁월한 성능을 보인다.

• 한국컴퓨터정보학회논문지
• /
• 제16권7호
• /
• pp.1-11
• /
• 2011

사용자들의 높은 요구 사항을 만족시키는 컴퓨팅 시스템을 개발하기 위해 프로세서의 성능을 향상시키기 위한 연구는 지속적으로 진행되어 왔다. 공정 기술 발달을 비롯한 다양한 기술 발전을 통하여 프로세서의 성능은 비약적으로 발전하였으나 그 이면에는 새로운 문제들이 발생하게 되었다. 그 중에서, 최근 들어 주된 문제점 중 하나로 인식되고 있는 열섬 현상은 칩의 신뢰성에 심각한 영향을 미치기 때문에 프로세서 설계 시 성능, 전력 효율성과 함께 반드시 고려되어야 한다. 과거에는 기계적인 냉각 기법으로 프로세서의 온도를 효과적으로 제어할 수 있었지만, 최근에는 프로세서의 성능이 높아져 발생되는 온도가 높아 냉각 비용이 급속히 증가하고 있다. 이로 인해, 최근의 온도 제어 연구는 기계적인 냉각 기법보다는 구조적 기법을 통한 온도 제어에 더욱 집중되는 추세를 보이고 있다. 하지만, 구조적 기법을 통해 온도를 제어하는 방안은 프로세서의 온도를 낮추는 데에는 효율적이지만 이를 위해 성능을 희생한다는 단점이 존재한다. 따라서, 기계적 냉각 기법을 통해 프로세서의 온도를 효율적으로 제어할 수 있다면, 성능 저하가 발생되는 구조적 기법을 통한 온도 제어기법의 사용 빈도가 줄어 그 만큼 성능이 향상될 수 있을 것으로 기대된다. 본 논문에서는 고성능 멀티코어 프로세서에서 발생하는 온도를 기계적인 냉각 기법이 얼마나 효율적으로 제어할 수 있는지를 상세하게 분석해 보고자 한다. 공랭식 냉각기와 수랭식 냉각기를 이용하여 다양한 실험을 수행한 결과, 공랭식 냉각기와 비교하여 수랭식 냉각기가 온도를 효과적으로 제어하는 반면에 전력 소모가 더 많음을 확인할 수 있다. 특히, 1W의 전력을 통해 낮출 수 있는 온도를 분석해 보면 공랭식에 비해서 수랭식이 더 효율적임을 알 수 있으며, 수랭식 냉각기의 경우에는 냉각 단계가 냉각 효율은 오히려 감소하게 됨을 확인할 수 있다. 실험 결과를 바탕으로 온도에 따라 적절하게 기계적 냉각 기법을 활용한다면 프로세서의 온도를 더욱 효과적으로 제어할 수 있을 것으로 기대된다.

• 청정기술
• /
• 제29권4호
• /
• pp.255-261
• /
• 2023

파워반도체는 전력의 변환, 변압, 분배 및 전력제어 등을 감당하는데 사용되는 반도체이다. 최근 세계적으로 고전압 파워반도체의 수요는 다양한 산업분야에 걸쳐 증가하고 있는 추세이며 해당 산업에서는 고전압 IGBT 부품의 최적화 연구가 절실한 상황이다. 고전압 IGBT개발을 위해서 wafer의 저항값 설정과 주요 단위공정의 최적화가 완성칩의 전기적특성에 큰 변수가 되며 높은 항복전압(breakdown voltage) 지지를 위한 공정 및 최적화 기술 확보가 중요하다. 식각공정은 포토리소그래피공정에서 마스크회로의 패턴을 wafer에 옮기고, 감광막의 하부에 있는 불필요한부분을 제거하는 공정이고, 이온주입공정은 반도체의 제조공정 중 열확산기술과 더불어 웨이퍼 기판내부로 불순물을 주입하여 일정한 전도성을 갖게 하는 과정이다. 본 연구에서는 IGBT의 3.3 kV 항복전압을 지지하는 ring 구조형성의 중요한 공정인 field ring 식각실험에서 건식식각과 습식식각을 조절해 4가지 조건으로 나누어 분석하고 항복전압확보를 위한 안정적인 바디junction 깊이형성을 최적화하기 위하여 TEG 설계를 기초로 field ring 이온주입공정을 4가지 조건으로 나누어 분석한 결과 식각공정에서 습식 식각 1스텝 방식이 공정 및 작업 효율성 측면에서 유리하며 링패턴 이온주입조건은 도핑농도 9.0E13과 에너지 120 keV로, p-이온주입 조건은 도핑농도 6.5E13과 에너지 80 keV로, p+ 이온주입 조건은 도핑농도 3.0E15와 에너지 160 keV로 최적화할 수 있었다.