• Title/Summary/Keyword: 칩설계

Search Result 1,590, Processing Time 0.035 seconds

MB-OFDM UWB modem SoC design (MB-OFDM 방식 UWB 모뎀의 SoC칩 설계)

  • Kim, Do-Hoon;Lee, Hyeon-Seok;Cho, Jin-Woong;Seo, Kyeung-Hak
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.34 no.8C
    • /
    • pp.806-813
    • /
    • 2009
  • This paper presents a modem chip design for high-speed wireless communications. Among the high-speed communication technologies, we design the UWB (Ultra-Wideband) modem SoC (System-on-Chip) Chip based on a MB-OFDM scheme which uses wide frequency band and gives low frequency interference to other communication services. The baseband system of the modem SoC chip is designed according to the standard document published by WiMedia. The SoC chip consists of FFT/IFFT (Fast Fourier Transform/Inverse Fast Fourier Transform), transmitter, receiver, symbol synchronizer, frequency offset estimator, Viterbi decoder, and other receiving parts. The chip is designed using 90nm CMOS (Complementary Metal-Oxide-Semiconductor) procedure. The chip size is about 5mm x 5mm and was fab-out in July 20th, 2009.

Design and Fabrication of the Triple Band(DCS, PCS, UPCS) Internal Chip Antenna (내장형 트리플(DCS, PCS, UPCS) 칩 안테나 설계 및 제작)

  • Park, Seong-Il;Park, Sung-Ha;Ko, Young-Hyuk
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.13 no.7
    • /
    • pp.1261-1266
    • /
    • 2009
  • In this paper, triple band mobile chip antenna for DCS(1.71${\sim}$1.88GHz) / PCS(1.75${\sim}$1.87GHz) / UPCS(1.8S${\sim}$1.99GHz) on PCB Layout is designed. To analyze the characteristics of the designed antenna, we used commerical simulation tool(HFSS). Triple and wide band characteristic could be realized the measured bandwidth(V.S.W.R<2.0) of the designed antenna operated in 1.71GHz${\sim}$1.99GHz. The size of the designed antenna is about 19mm${\times}$4mm${\times}$1.6mm, narrow bandwidth which is a defect of chip antenna is improved. And its experimental results were a good agreement with simulation performance.

Design and Implementation of High Performance DFWMAC (DFWMAC의 고속처리를 위한 회로 설계 및 구현)

  • 김유진;이상민;정해원;이형호;기장근;조현묵
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.26 no.5A
    • /
    • pp.879-888
    • /
    • 2001
  • 본 논문에서는 무선 LAN의 MAC 계층 프로토콜을 고속으로 처리하는 MAC 기능 칩을 개발하였다. 개발된 MAC 칩은 CPU와의 인터페이스를 위한 제어 레지스터들과 인터럽트 체계를 가지고 있으며, 프레임 단위로 송수신 데이터를 처리한다. 또한 PFDM 방식 물리계층 모뎀을 위한 직렬전송 인터페이스를 가지고 있다. 개발된 MAC 칩은 크게 프로토콜제어기능 블록, 송신기능 블록 및 수신기능 블록 등으로 구성되었으며, IEEE 802.11 규격에 제시된 대부분의 DCF 기능을 지원한다. 구현된 MAC 칩의 동작을 검증하기 위해 RTS-CTS 절차 기능, IFS(Inter Frame Space) 기능, 액세스 절차, 백오프 절차, 재전송 기능, 분할된(fragmented) 프레임 송수신 기능, 중복수신 프레임 검출 기능, 가상 캐리어 검출기능(NAV 기능), 수신에러 발생 경우 처리 기능, Broadcast 프레임 송수신 기능, Beacon 프레임 송수신 기능, 송수신 FIFO 동작 기능 등을 시뮬레이션을 통해 시험하였으며, 시험 결과 모두 정상적으로 동작함을 확인하였다. 본 논문을 통해 개발된 MAC 기능 칩을 이용할 경우 고속 무선 LAN 시스템의 CPU 부하(load)와 펌웨어의 크기를 크게 줄일 수 있을 것으로 기대된다.

  • PDF

Short-Range High-Resolution Radar Sensor Chip Technology (근거리 고해상도 레이더 센서 칩 기술 동향)

  • Park, P.;Kim, S.;Woo, S.;Kim, C.
    • Electronics and Telecommunications Trends
    • /
    • v.28 no.2
    • /
    • pp.77-85
    • /
    • 2013
  • 본고에서는 의료용, 보안용, 정밀거리 측위 등 다양한 분야에 응용이 가능한 근거리 고해상도 레이더 칩 기술에 대하여 소개한다. 먼저 근거리 고해상도 레이더 칩의 대표적인 구조와 동작원리에 대하여 기술하고 상용제품, 최신 논문에서 발표된 레이더 칩에 대하여 소개하였다. 고해상도를 얻기 위한 짧은 펄스 폭(나노초, 십억분의 1초)을 가지는 펄스를 송신하고 목표물을 맞고 되돌아온 에코 펄스를 고해상도로 수신하여 복원된 펄스로부터 얻어지는 거리정보로부터 신호처리 과정을 거쳐 고도화된 응용 분야에 따른 부가적인 정보를 얻는다. 수신기는 상관(correlation)법에 의한 수신 방식과 샘플링(sampling)에 의한 수신 방식으로 크게 나눌 수 있다. 끝으로 한국전자통신연구원에서 개발 중인 CMOS(Complementary Metal Oxide Semiconductor) 기술을 이용한 근거리 레이더 칩의 목표 성능, 구조, 설계 및 측정 결과에 대하여 소개하였다.

  • PDF

Implementation of a Resistive Ultra-Wideband Microwave Sensor (저항성 초광대역 마이크로웨이브 센서 구현)

  • Kang, Woong;Kim, Kang-Wook
    • Proceedings of the KAIS Fall Conference
    • /
    • 2009.12a
    • /
    • pp.1014-1017
    • /
    • 2009
  • 본 논문에서는 저항성 초광대역 마이크로웨이브 센서의 설계이론과 구현 방법에 대해 설명하고, 시뮬레이션을 통하여 설계된 센서의 특성을 분석한다. 구현을 위하여 연속적인 저항 프로파일은 이산화되었으며 칩 저항을 이용하여 이산 저항을 실장한다. 시뮬레이션을 통해 칩 저항 8개로 약 8 GHz까지 연속적인 저항 프로파일과 유사한 성능을 보인다는 것을 보인다.

  • PDF

A Study on Constructing the System-on-Chip based on H/W S/W (H/W S/W 기반의 시스템 온 칩 구성에 관한 연구)

  • Park, Chun-Myoung
    • Proceedings of the Korea Multimedia Society Conference
    • /
    • 2012.05a
    • /
    • pp.323-324
    • /
    • 2012
  • 본 논문에서는 효과적인 시스템 온 칩을 구성하는 방법을 제안하였다. 제안한 방법은 이전의 방법에 비해 좀 더 콤팩트하고 효과적이었으며, 높은 수행시뮬레이션을 요구하며 하드웨어/소프트웨어 통합설계 툴을 사용하여 규격화된 적절함을 요구하였다. 시스템 인터페이스처럼 이미 존재하고 있는 부품의 재사용은 지원하지만, 작업 이후에는 단지 하드웨어/소프트웨어 통합설계 툴의 프로그램에 의해 수행되어지는 특성이 있다.

  • PDF

A new IEEE1149.1 boundary scan design for the detection of delay faults (지연고장 점검을 위한 IEEE1149.1 바운다리 스캔설계)

  • 김태형;박성주
    • Proceedings of the IEEK Conference
    • /
    • 1998.06a
    • /
    • pp.795-798
    • /
    • 1998
  • IEEE1149.1 바운다리스캔은 칩과 칩간의 연결선상에서 발생가능한 지연고장을 점검 할 수 없게 설계되어있다. 칩에서 패턴을 주입하는 UpdateDR과 연결선을 통해서 전달된 결과 값을 관측하는 captureDR간의 간격이 ITCK가 되도록 UPdaeDR을 변경하는 기술보다 동작속도 및 추가영역면에서 최적임을 보여준다.

  • PDF

Development of supersaving electric power chip for intelligent appliance (정보가전기기 전력저감용 초절전 전원칩 개발)

  • Kim, Chan;Jeon, Eui-Seok;Jo, Kyoung-Sook
    • Proceedings of the KIEE Conference
    • /
    • 2008.07a
    • /
    • pp.894-895
    • /
    • 2008
  • 정보가전기기의 전력저감을 위한 기술개발로서 Home-net 기반 지능형 초절전 전원기술 개발을 목표로 하며, 관련 설계기술 및 내부블록을 설계하여 초절전 전원칩을 제작하고, 지능형 SMPS를 위한 digital control IC와 연결하여 동작 특성을 평가한다.

  • PDF

Wave Attenuator for Human Brain Protection to be et Wireles Phone Hand Set by Corrugate Ceramic Chip (인체 두뇌 보호를 위한 무선 전화기용 Corrugate 유전체 칩 전자파 감쇄기)

  • 손태호;김성복
    • The Journal of Korean Institute of Electromagnetic Engineering and Science
    • /
    • v.11 no.6
    • /
    • pp.907-913
    • /
    • 2000
  • 세라믹 강 유전체를 이용한 corrugate 구조의 으 전극으로 마들어지 유전체 칩에 의한 전자파 감쇄기를 설계하고 제작하였다. 이 감쇄기의 감쇠는 corrugate 구조에 의한 전파모드 차단조건으로부터 얻을 수 있도록 설계하였다. 근거리 프로브 측정 및 SAR 측정에 의한 결과는 셀룰라 밴드인 824∼849MHz에서 3.6∼5dB, PCS 밴드인 1750∼1780 MHz에서 4∼5dB의 감쇠를 얻었다. 또한 감쇠 범위는 휴대폰 정면을 중심으로 ±35°이외는 감쇠가 없으므로 통화기 통화품질의 저하가 거의 없음이 나타났다.

  • PDF

Design of single-chip NFC transceiver (단일 칩 NFC 트랜시버의 설계)

  • Cho, Jung-Hyun;Kim, Shi-Ho
    • Journal of the Institute of Electronics Engineers of Korea SD
    • /
    • v.44 no.1
    • /
    • pp.68-75
    • /
    • 2007
  • A single chip NFC transceiver supporting not only NFC active and passive mode but also 13.56MHz RFID reader and tag mode was designed and fabricated. The proposed NFC transceiver can operate as a RFID tag even without external power supply which has dual antenna structure for initiator and target. The area increment due to additional target antenna is negligible because the target antenna is constructed by using a shielding layer of initiator antenna. The analog front end circuit of the proposed NFC transceiver consists of a transmitter and receiver of reader/writer block supporting NFC initiator or RFID reader mode, and a tag circuit for target of passive NFC mode or RFID tag mode. The maximum baud rate of the proposed NFC device is 212kbps by using UART serial interface. The chip has been designed and fabricated using a Magnachip's $0.35{\mu}m$ double poly 4-metal CMOS process, and the effective area of the chip is 2200um by 3600um.