• Proceedings of the KAIS Fall Conference
• /
• 2006.05a
• /
• pp.112-115
• /
• 2006

본 논문에서는 무인 생산 공정의 선삭 가공 시 발행하는 칩의 처리에 관한 연구를 수행하였다. 선삭시 발생되는 칩은 부품의 정밀도와 표면 조도를 저하시키는 등 품질 저하와 함께 생산성을 저해하는 요소가 되기도 한다. 이러한 칩을, 칩 브레이커를 사용하여 작은 곡률 반경으로 절단함으로써 칩 제거를 효율적으로 제어한다. 그와 함께, 다구찌 기법을 적용하여 최적의 조건으로 칩 브레이커 형상 설계 인자를 도출하는데 그 목적이 있다.

• Broadcasting and Media Magazine
• /
• v.4 no.1
• /
• pp.54-61
• /
• 1999

본 논문은 ATSC표준에 대응하는 DTV수상기용 칩세트에 대해서 논한다. 1세대 칩세트는 모두 5개로, VSB복조를 위한 두 개의 칩, 트랜스포트 역다중화칩, MPEG2 MP@HL 비디오 복호화칩, 디스플레이 프로세서등으로 구성되어있다. 1세대 칩세트는 0.35/0.6$\mu\textrm{m}$ 공정으로 모든 개발이 완료되었다. 개발한 칩들의 특징, 채택한 알고리즘 및 구현시 각종 파라미터들의 최적화방법들에 대해서 설명한다. 현재 2세대 칩세트가 개발 진행 중이며 대략적인 특징 및 주요 기능을 기술한다.

• 한국정보통신설비학회:학술대회논문집
• /
• 2006.08a
• /
• pp.134-140
• /
• 2006

홈 게이트웨이가 가져야 하는 기능에 대한 요구사항을 분석하고 통신사업자의 관점에서, QoS 기능과 IP 주소변환 기능을 중심으로 세부적인 스위칭 칩의 기능과 성능을 규정하였다. QoS 기능, 패킷 필터링 기능, 그리고 IPv6 주소체계 도입 등과 같이 급변하는 네트워크의 요구사항을 유연하게 수용하여, 칩의 기능과 성능을 수정하거나 추가할 수 있도록 패킷프로세서 기반으로 스위칭 칩을 설계하였으며, 홈 게이트웨이의 구성을 단순화하기 위해 스위칭 칩의 패킷 메모리와 룩업 메모리를 칩 내부에 내장하였다. 그리고 칩의 설계를 검증하기 위해 FPGA를 이용하여 6포트 스위칭 칩으로 구현하여 기능 및 성능시험을 수행하였다. NAT, Flow에 따른 패킷 분류 및 패킷 변경, SPQ, DWRR과 같은 스케줄링 등의 시험을 통하여 설계한 칩의 기능과 성능을 확인하였다.

• Resources Recycling
• /
• v.25 no.6
• /
• pp.3-12
• /
• 2016

In this study, Au distribution in F-PGA chip and W-BGA chip were examined to recover Au effectively from CPU chips. The result showed that 80.8% and 89.8% of Au exist in terminal of F-PGA chip and bare die of W-BGA chip, respectively. Based on the fact that Au exists in specific parts of the chips, an CPU chip dismantling apparatus was developed. The experimental variables were roller rotating speed, heat temperature of IR heater and heating time. Terminals of F-PGA chips were completely recovered under the temperature of $300^{\circ}C$ and the residence time of 90 s. Bare dies of W-BGA chips were completely recovered as well under the temperature of $300^{\circ}C$, the roller rotating rate of 90 rpm and the residence time of 90 s.

• Transactions of the Korean Society of Mechanical Engineers
• /
• v.15 no.1
• /
• pp.139-144
• /
• 1991

Chip flow angle is one of the important factors to be determined for the scheme of Chip Control. Up to now, however, a dependable way to predict the chip flow angle in practical cutting has not been established satisfactorily. In this paper a rather simple theoretical prediction of chip flow angle is tried based on some already widely confirmed hypotheses. The developed equation of chip flow angle contains the parameters of depth of cut d, feed rate f, nose radius $r_{n}$ side cutting edge angle $C_{s}$, side rake angle .alpha.$_{s}$ and back rake angle .alpha.$_{b}$. Theoretical results of chip flow angle given by this study bas been shown in a good agreement with experimental ones.s.s.s.s.

• Proceedings of the Korean Society for Bioinformatics Conference
• /
• 2006.02a
• /
• pp.11-18
• /
• 2006

바이오칩의 대표 주자인 DNA 칩은 점차 분자생물학의 주요 도구로 인식되고 있다. 쓰임새 또한 다양해져 기초 생물학, 기능 유전체학 연구뿐만 아니라 임상 현장에서의 적용을 위한 연구가 활발히 진행되고 있다. 임상분야에서 최근 주목 받고 있는 분야가 DNA 칩을. 이용한 질병진단 및 예후 측정이다. 개별 환자 세포의 분자유전학적 상태는 DNA 칩의 유전체 프로파일링(genome-wide profiling)으로 상세히 파악될 수 있으므로, DNA 칩은 질병의 세부아형 진단, 약물에 대한 개인 민감도 측정, 정확한 예후 측정을 통한 환자의 세심한 관리 등 미래 의료의 핵심이라 할 수 있는 개인별 맞춤 치료(personalized medicare)를 가능하게 하는데 지대한 역할을 할 것으로 기대되고 있다. 특히 수많은 질병 중에서 현대인의 난치병으로 손꼽히는 암은 DNA 칩 분석의 주요 적용 대상이다. 암에 연관된 복잡한 메커니즘을 기존의 단일 표지자로 진단하는 데는 한계가 있기 때문에, DNA 칩을 이용해 질병의 특정 phenotype과 관련 있는 암의 특이 패턴을 전사체 수준에서 분석하여 새로운 형태의 분자유전학적 표지자(transcriptional molecular signature)를 발굴하는 것이다 본 발표에서는 이러한 연구에 쓰이는 DNA 칩 분석 방법들과 실제 위암 데이터에 적용한 사례에 대해 논의하고자 한다. 연세의대 암전이 연구센터의 17K cDNA 칩을 이용하였으며, 진단 및 예후 측정을 위한 여러 분석 방법을 수행하였다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.43 no.5 s.347
• /
• pp.48-53
• /
• 2006

This paper describes the electrical characteristics of monolithic optical transceiver circuitry being used in the fiber optic modules. It has been designed and fabricated, and compared with two chips version transceiver when operates at 155.52 Mbps data rates. To avoid noise and interference between transmitter and receiver on one chip, layout techniques such as special placement, power supply separation, guard ring, and protection wall were used in the design. To compare the two kind of fiber optic modules using each chip, single chip version has similar properties to two chip version in the electrical characteristics as noise and others.

• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 1994.10a
• /
• pp.138-143
• /
• 1994

최근 절삭공정은 다량의 칩을 생성시킬 수 있는 고능률화를 지향하고 있으므로 공작기계의 능력을 충분히 이용하려면 고속 가공에 따른 칩처리 문제가 선결되어야 한다. 고속가공시 발생하는 연속형 칩은 공구의 마모를 촉진하고 제품의 표면에 흠집을 내기도 하며 절삭점 부근에 칩이 엉기는 경우 여러가지 트럭블을 일으키게 되므로 가공계의 무인화, 자동화를 가로막는 가장 큰 요소가 되고 있다. 본 연구에서는 방사온도계를 이용하여 각 가공에 있어서 칩 상태에 따른 방사온도계의 출력값을 검토한 후 퍼지추론을 통하여 실시간으로 칩상태를 판별할수 있는 알고리즘을 개발하여 실험을 통해 그 성능을 평가하였다.

• Proceedings of the Korean Institute of Intelligent Systems Conference
• /
• 2000.05a
• /
• pp.17-20
• /
• 2000

본 논문에서는 간단한 비선형 시냅스 회로를 이용하여 온 칩 학습기능을 포함한 모듈 칩을 구현하였다. 학습 회로는 MEBP(modified error back-propagation) 학습 규칙을 적용하여 구현하였으며, 제안된 회로는 표준 CMOS 공정으로 구현되었고, MOSIS AMI $1.5\mu\textrm{m}$공정 HSPICE 파라메터를 이용하여 그 동작을 검증하였다. 구현된 모듈 칩은 온 칩 학습기능을 가진 확장 가능한 신경회로망 칩으로 대규모의 FNNs(feedforwad neural networks) 구현에 매우 적합하리라 예상된다.

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2002.11a
• /
• pp.64-68
• /
• 2002

플립칩 공정에서는 반도체 칩과 기판사이의 열팽창계수(CTE : Coefficient of Thermal Expansion)의 차와 외적 충격과 같은 이유로 인해 피로균열(Fatigue crack)이나 치명적인 전기적 결함이 발생하게 된다. 이런 부정적인 요인들로부터 칩을 보호하고 신뢰성을 향상시키기 위해서 플립칩 언더필 공정이 적용되고 있다. 본 연구에서는 기존의 몰딩 공정을 응용한 플립칩 언디필 방법을 소개하였다. 공정 이론과 디바이스를 소개하였으며, 시뮬레이션 및 수식을 통하여 최적의 언더필을 위한 몰더 설계 조건을 구하였다. 그리고 본 연구를 통해 기대되는 공정의 장점을 제시하였다.