• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1993년도 하계학술대회 논문집 B
• /
• pp.1271-1273
• /
• 1993

$SiO_2$ and SiON films are formed by Laser CVD for inter-level dielectrics in submicron VLSI. This technique is noticeable that film formation can be done at low temperatures, below $300^{\circ}C$ with less damage. An ArF Excimer Laser with wave length of 193nm is used to excite and dissociate reactant gases. After film formation growth rate, refractive index, I-V curve, and step coverage characteristics of the films were evaluated.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2002년도 추계종합학술대회
• /
• pp.477-480
• /
• 2002

ULSI(ultra large scaled integrated circuits)의 고집적화와 고속화를 위한 다층 배선 기술 중에서 층간 절연막의 특성을 향상시켜주는 것은 매우 중요한 요소이다. 소자의 소형화에 따른 절연층의 용량에 의한 신호의 지연을 방지하고 금속배선간의 상호간섭을 막아주기 위해서 현재 요구되는 0.13$\mu\textrm{m}$급 소자의 경우에서는 유전율이 매우 낮은 k$\leq$2.0인 층간 절연막이 필요하게 된다. 이러한 차세대 반도체 소자의 층간 절연물질로서 사용될 유력한 저유전 물질로 Nanoporous silica(k=1.3~2.5)를 적용하려는 연구가 진행되고 있다(1)-(3). 그러한 물질 중에 하나가 organosilicate films이 있는데 carbon-doped oxides, silicon-oxicarbides, carbon-incorporated silicon oxide film, organic-inorganic hybrid type Si-O-C thin films 혹은 organic-inorganic hybrid silica materials 등으로 불린다. 이에 본 연구에서는 nano-pore를 갖는 유무기 하이브리드 구조의 저유전 박막을 BTMSM/O$_2$의 혼합된 precursor를 사용하여 ICPCVD 방법에 의해 형성하였다. 총 유량을 20sccm이 되도록 하여 $O_2$:BTMSM(Ar)의 유량비를 변화시키며, 작업진공도는 300mTorr였다. 기판은 가열하지 않고, p-type Si(100) 위에 Si-O-C-H 박막을 형성하였다. 열적안정성을 조사하기 위하여 30$0^{\circ}C$, 40$0^{\circ}C$, 50$0^{\circ}C$에서 30분간 열처리하여 비교 분석하였다. 형성된 박막의 특성은 XPS로 분석하여 유전상수와의 상관관계를 조사하였다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2003년도 춘계학술발표강연 및 논문개요집
• /
• pp.107-107
• /
• 2003

원자층 증착(ALD, Atomic Layer Deposition)기술은 기판 표면에서의 self-limiting reaction을 통해 매우 얇은 박막을 형성할 수 있고, 두께 및 조성 제어를 정확히 할 수 있으며, 복잡한 형상의 기판에서도 100%에 가까운 step coverage를 얻을 수 있어 초미세패턴의 형성과 매우 얇은 두께에서 균일한 물리적, 전기적 특성이 요구되는 초미세 반도체 공정에 적합하다. 특히 반도체의 logic 및 memory 소자의 gate 공정에서 절연막과 보호막으로, 그리고 배선공정에서는 층간절연막(ILD, Inter Layer Dielectric)으로 사용하는 silicon oxide 박막에 적용될 경우, LPCVD 방법에 비해 낮은 온도에서 증착이 가능해 boron과 같은 dopant들의 확산을 최소화하여 transistor 특성 향상이 가능하며, PECVD 방법에 비해 전기적·물리적 특성이 월등히 우수하고 대면적 uniformity 증가가 기대된다. 본 연구에서는 자체적으로 설계 및 제작한 장비를 이용하여 silicon oxide 박막을 ALD 방법으로 증착하고 그 특성을 살펴보았다. 먼저, cycle 수에 따른 증착 박막 두께의 linearity를 통해서 원자층 증착(ALD)임을 확인할 수 있었으며, reactant exposure(L)와 증착 온도에 따른 deposition rate 변화를 알아보았다 Elipsometer를 이용해 증착된 silicon oxide 박막의 두께 및 굴절률과 그 uniformity를 관찰하였고, AES 및 XPS 분석 장비로 박막의 조성비와 불순물 성분을 살펴보았으며, 증착 박막의 치밀성 평가를 위해 HF etchant로 wet etch rate를 측정하여 물리적 특성을 정리하였다. 특히, 기존의 박막 증착 방법인 LPCVD와 PECVD에 의한 silicon oxide박막의 물성과 비교, 평가해 보았다. 나아가 적절한 촉매 물질을 선정하여 원자층 증착(ALD) 공정에 적용하여 그 효과도 살펴보았다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 하계학술대회 논문집
• /
• pp.148-148
• /
• 2009

반도체 소자의 크기가 45 nm 이하로 감소함에 따라 최소 선폭에 따른 다층 배선 연결 구조가 요구되고 있다. 그러나 고집적화 구조는 기생 저항과 정전 용량에 의한 신호지연증가 및 혼선 전력 소모의 문제가 발생한다. 이런 문제를 해결하기 위한 방법 중의 하나는 저저항 배선연결물질과 층간 절연막으로 저유전 상수를 갖는 물질을 사용하는 것이다. 본 연구는 DEMS $(H-Si(CH_3)(OC_2H_5)_2)$ 전구체를 이용하여 저유전막을 증착할 때 사용되는 PECVD (plasma enhanced chemical vapor deposition) 장비를 국내 기술로 개발하고 개발된 장비로 저유전박막을 평가한 것에 관한 것이다. 본 연구에서 평가 및 박막 종확 시 사용한 장비는 MAHA hp 1 type ((주)아토)로서 양산용 PECVD 장비이다. 변수는 C-He의 유랑, 300 mm Si 웨이퍼와 shower head 사이의 거리, 증착 압력, 구동 전력이고, 증착된 저유전막의 두께, 두께의 균일성, 굴절률, 굴절률의 균일성를 평가하였다. 구동 전력이 500W 일 때, C-He의 유량과 진공의 크기를 감소시키면 박막의 두께가 감소하고 박막의 균일성은 증가하였다. C-He의 유량을 증가시키고 shower head 와 Si 웨이퍼 사이의 거리 및 구동 압력을 감소시키면 굴절률과 굴절률의 균일성이 모두 저하되었다. 구동 전력이 700W 일 때, 박막 두께의 경우, 구동 전력이 500W 일 때의 결과와 유사하지만, 박막의 균일성, 굴절률, 굴절률의 균일성은 모든 조건에서 저하되었다.

• 대한기계학회논문집A
• /
• 제26권5호
• /
• pp.976-985
• /
• 2002

The purpose of this paper is that the roughness(Rrms = 31$\AA$, Rp-v = 270$\AA$) of ITO thin film deposited by sputtering method for OELD is improved to Rrms $\leq$ 10$\AA$, Rp-v $\leq$ 80$\AA$ by chemical mechanical polishing(CMP). First, ITO thin films are polished with a variety of consumables (Pads, Slurries) to choose proper some for the roughness improvement and the CMP mechanism of ITO thin films is demonstrated on the ground of the experiment results. Henceforth, the CMP characteristics (Removal rate, Non-uniformity) of chosen consumables are evaluated according to processing conditions (Polishing pressures, Table velocities) and suitable conditions for ITO film CMP are selected. Finally, the electrical and optical properties (Sheet resistance, Transmittance) of ITO thin films are investigated to verify whether or not ITO thin film are still suitable for OELD after polished.

• 마이크로전자및패키징학회지
• /
• 제23권4호
• /
• pp.19-24
• /
• 2016

Along the few nano sizing dimensions of integrated circuit (IC) devices, acceptable interlayer material for design is inevitable. The interlayer which include dielectric, interconnect, barrier etc. needs to achieve not only electrical properties, but also mechanical properties for endure post manufacture process and prolonging life time. For developing intermetallic dielectric (IMD) the mechanical issues with post manufacturing processes were need to be solved. For analyzing specific structural problem and material properties Raman spectroscopy was performed for various researches in Si semiconductor based materials. As improve of the laser and charge-coupled device (CCD) technology the total effectiveness and reliability was enhanced. For thin film as IMD developed material could be analyzed by Raman spectroscopy, and diverse researches of developing method to analyze thin layer were comprehended. Also In-situ analysis of Raman spectroscopy is introduced for material forming research.

• 대한기계학회논문집A
• /
• 제25권10호
• /
• pp.1535-1540
• /
• 2001

This study presents the possibility of scratch reduction on wafer in CMP by applying the ultrasonic and megasonic energy into the slurry which might contain large abrasive particles. Experiments were conducted to verify the dispersion ability of agglomerated particles by applying ultrasonic, megasonic waves and analyze the particle distribution of used slurry in case, of sonic energy assisted or none. And the dispersion stability of megasonic waves was investigated through the experiment of stability of the dispersed slurry, Finally, to confirm that the distribution of particles in slurry by ultrasonic waves was actually related to scratches on wafer when CMP was done, tungsten blanket wafer was processed, by CMP to compare and investigate scratches on wafer.

• 마이크로전자및패키징학회지
• /
• 제24권4호
• /
• pp.39-46
• /
• 2017

본 연구는 평판형 히터용 금속방열판상의 세라믹 절연층 제조, 즉 절연성 금속기판에 관한 것이다. 반도체나 디스플레이의 열처리 공정 등에 사용되는 평판형 히터를 제조함에 있어서, 온도 균일도를 높이기 위해 금속 방열판으로서 열전도율이 높고, 비교적 가벼우며, 가공성 좋은 알루미늄 합금 기판이 선호된다. 이 알루미늄 기판에 발열 회로 패턴을 형성하기 위해서는 금속 기판에 절연층으로서 고온 안정성이 우수한 세라믹 유전체막을 코팅하여야 한다. 금속 기판상에 세라믹 절연층을 형성함에 있어서 가장 빈번히 발생하는 첫 번째 문제는 금속과 세라믹의 이종재료 간의 큰 열팽창계수 차이와 약한 결합력에 의한 층간박리 및 균열발생이다. 두 번째 문제는 절연층의 소재 및 구조적 결함에 따른 절연파괴이다. 본 연구에서는 이러한 문제점 해소를 위해 금속소재 기판과 세라믹 절연층 사이에 완충층을 도입하여 이들 간의 기계적 매칭과 접합력 개선을 도모하였고, 다중코팅 방법을 적용하여 절연막의 품질과 내전압 특성을 개선하고자 하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제41회 하계 정기 학술대회 초록집
• /
• pp.300-300
• /
• 2011

알루미늄을 이용한 배선은 반도체 소자가 초집적화와 초소고속화 됨에 따라, 피로현상과 지연시간 등 배선으로서의 많은 문제점을 가지고 있어, 차세대 배선 재료로서 전기적인 특성 등이 우수한 구리에 대한 연구가 많이 진행되고 있다. 하지만, 구리는 낮은 온도에서 확산이 잘되어 배선 층간의 절연에 문제점을 야기 시킨다. 따라서, 구리를 배선에 적용하여 신뢰성 있는 제품을 만들기 위해서는 확산방지막이 필요하다. 확산방지막은 집적화와 더불어 배선의 두께가 줄어 듦에 따라 소자의 특성에 영향을 미치지 않는 범위 내에서 저항은 낮고, 두께는 얇아야 하며, 높은 종횡비를 갖는 구조에서도 균일한 박막을 형성하여야 하므로, 원자층 증착공정을 이용한 연구가 주를 이루고 있다. 텅스텐 질화막을 이용한 확산방지막은 WF6 전구체를 이용한 보고가 많지만, 높은 증착 온도와 부산물로 인한 부식가능성 이라는 문제점을 안고 있다. 따라서 본 연구에서는, 기존의 할라이드 계열을 이용한 원자층 증착공정의 단점을 보완하기 위하여, 아마이드 계열의 전구체를 사용하여 텅스텐 질화막을 형성하였으며, 이를 통해 공정온도를 낮출 수 있었다.

• 한국재료학회지
• /
• 제10권6호
• /
• pp.450-455
• /
• 2000

실리콘 소자가 더욱 미세화되면서, 발생되는 power consumption, crosstalk와 interconnection delay 등을 감소시키기 위해 $SiO_2$ 대신에 저유전 상수막의 적용이 고려되어진다. 본 논문에서는, 저유전 상수 층간 절연막 재료로 유망한 폴리이미드의 식각 특성에 $O_2/SF_6$ 가스가 미치는 영향을 연구하였다. 폴리이미드의 식각률을 SF(sub)6 가스의 첨가에 따라 산소와 hydrocarbon 폴리머 간의 반응을 억제하는 비휘발성 물질은 fluorine 화합물의 형성에 의해 감소되었다. 반면에, 기판 전극의 전압 증가는 물리적인 충격을 통해 식각 공정을 증가시켰다. 또한 작은 량의 SF(sub)6 가스 첨가는 식각 topography에 바람직하였다. 폴리이미드 식각을 위한 $SiO_2$ hard mask 사용은 산소 플라즈마 식각 하에서 효과적이었다(선택비-30). 반면에 $O_2SF_6$ 가스 조성은 식각 선택비를 4로 저하시키게 되었다. 이러한 결과를 기초로, $1-2\mu\textrm{m}$ 선폭을 가진 PI 2610의 식각을 원활히 수행할 수 있었다.