• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.38 no.5
• /
• pp.11-11
• /
• 2001

본 논문에서는 카운터와 커패시터를 사용하여 시간 정보로부터 디지털 출력 값을 얻을 수 있는 새로운 시간-디지털 변환기를 제안하였다. 기존의 시간-디지털 변환회로의 경우 디지털 출력 값을 얻기 위해서는 입력 신호가 인가된 후 입력 시간보다 더 긴 공정시간이 필요하였다. 또한 입력 신호의 시간 간격에 무관하게 카운터의 클럭 주파수가 일정하여 변환된 디지털 값의 분해도는 항상 일정하였다. 그러나 본 논문에서 제안한 시간-디지털 변환 회로는 입력 신호가 인가됨과 동시에 지연시간 없이 디지털 출력 신호를 얻을 수 있으며, 또한 수동소자의 값을 변화시킴으로서 원하는 입력 시간 영역과 분해도를 쉽게 구현할 수 있다.

• Proceedings of the Korea Society for Simulation Conference
• /
• 1999.10a
• /
• pp.170-175
• /
• 1999

본 논문에서는 국내에서 운전 중인 한 가스터빈 출력제어 회로의 구성을 살펴보고 현장에서 취득한 자료를 근거로 하여 가스터빈의 모델과 제어기의 조정, 그리고 MW 신호 피이드백 회로에 필터의 사용효과를 시뮬레이션을 통해 살펴보았다. 전력계통의 주파수가 가스터빈 출력제어계의 시상수에 비해 상당히 빠르게 변하므로 자동 주파수 추종을 할 경우 제어계가 쉽게 불안정해진다. 이 출력제어계의 MW 피이드백 회로의 1차지연 요소를 사용하면 안정성 향상에 좋은 효과가 있으며, 이 지연요소의 시상수를 크게 할수록 안정도는 더 향상되며 Open Loop의 특성을 보이게 된다. 그러나, 주파수 추종운전이 아닌 운전원의 출력 증감발 요구에는 시간지연 없이 응답을 하여야 하므로 적절한 설정을 할 필요가 있다. 가스터빈의 연료제어 계통을 포함한 출력제어계에 순수 시간지연 요소가 없으면 피이드백 회로에 1차지연 요소를 사용하지 않는 것이 더 좋은 출력제어 응답을 나타낸다. 그러나 실제 모들 가스터빈에는 다소 시간지연 요소를 포함하고 있으므로 일반적으로 피이드백 회로에 시간지연 요소를 사용하므로써 안정성을 향상시킬 수 있다.

• Korean journal of food and cookery science
• /
• v.14 no.1
• /
• pp.44-49
• /
• 1998

The microwave cooking of rice was studied for the purpose of establishing optimum conditions of power level and heating time. Optimum volume of adding water was 290 ml per 173 g rice. The longer the rice was soaked, the better the cooked rice. However, we chose one hour as soaking time so that we might observe well the effects of power levels. The mode of microwave cooking consisted of 5 steps of power level; step 1: temperature ascendance, step 2: water absorption 1, step 3: water absorption 2, step 4: heat penetration, step 5: gelatinization completion. The quality of cooked rice was evaluated subjectively. As a result of the study, 3 optimum conditions were chosen as follows. 1) (7) 5:00-(1) 5:00-(2) 5:00-(2) 6:00-(7) 4:00, 2) (8) 4:25-(1) 5:00-(2) 5:00-(2) 5:00-(6) 4:00,3) (9) 3:40-(1) 5:00-(2) 5:00-(3) 6:00-(7) 2:00

• Journal of the Institute of Electronics Engineers of Korea SC
• /
• v.48 no.3
• /
• pp.48-52
• /
• 2011

This paper presents the observer based output feedback control design for linear systems which have both input and output time delay. Sufficient conditions for existence of stabilizing output feedback controller are characterized by linear matrix inequalities. Since the condition of the proposed design depends on the value of time delay, it is less conservative than existing delay-independent approaches. Finally, an illustrative example is given in order to show the effectiveness of our design method.

• Journal of the Korean Institute of Telematics and Electronics S
• /
• v.35S no.10
• /
• pp.85-93
• /
• 1998

In general, the solvability of linear robust output regulation problem are not preserved under time-sampling. Thus, it is found that the digital regulator implemented by time-sampling of analog output regulator designed based on the continuous-time linear system model is nothing but a 1st order approximation with respect to time-sampling. However, one can design an improved sampled-data regulator with respect to sampling time by utilizing teh intrinsic structure of the system. In this paper, we study the system structures for which it is possible to design an improved sampled-data regulator with respect to sampling time.

• The Transactions of the Korea Information Processing Society
• /
• v.6 no.8
• /
• pp.2204-2212
• /
• 1999

In this paper, we present techniques which perform incremental timing analysis using Timed Boolean Algebra that solves the false path problem and extracts the timing information in combinational circuits. Our algorithm sets histories of internal inputs that are substituted for internal output and extracts maximal delays through checking sensitizability of primary outputs. Once finding the sum of primitive delay terms, then it applies modified delay with referencing histories of primary output and it can extract maximal delays of primary outputs fast and efficiently. When the structure of circuit is changed, there is no need to compute the whole circuit again. We can process partial timing analysis of computing on the gates that are need to compute again. These incremental timing analysis methods are considered both delay changes and structure of circuit, and can reduce the costs of a trial error in the circuit design.

• Proceedings of the Acoustical Society of Korea Conference
• /
• 1994.06c
• /
• pp.152-156
• /
• 1994

본 논문에서는 연속출력 확률분포 HMM 모델의 단점을 보완하기 위해 1) 지속시간 확률분포를 갖는 HMM, 2) 동적특징 파라메터를 부여한 HMM, 3) 혼합연속출력 확률분포 HMM을 구성하여 한국어 단음절에 대한 인식실험을 하였다. 실험결과 화자 종속에서는 연속출력 확률분포 HMM 보다 지속시간 확률분포를 갖는 HMM의 경우 0.70%, 동적특징 파라메터를 부여한 HMM의 경우 1.06%, 혼합연속출력 확률분포 HMM의 경우 1.64%의 인식류리 향상되었다. 화자 독립에서는 연속출력 확률분포 HMM보다 동적특징 파라메터를 부여한 HMM의 경우 1.4%, 혼합연속 출력 확률분포 HMM의 경우 2.36%, 지속시간 확률분포를 갖는 HMM의 경우 2.78%의 인식률이 향상되었다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.38 no.5
• /
• pp.323-328
• /
• 2001

A new time-to-digital converter is proposed which is based on a capacitor and a counter. The conventional time-to-digital converter requires rather longer processing time than the input time interval to obtain an accurate digital output. The resolution of the converted digital output is constant independent on the input time interval. However this study proposes the circuit in which the converted digital output can be obtained without delay time, and both the input time interval and the resolution can be easily improved through controlling passive device parameters.

• 프린팅코리아
• /
• v.12 no.3
• /
• pp.92-93
• /
• 2013

작업량과 시간, 기계를 뛰어넘어 수만 번의 출력에도 일관적인 고품질의 인쇄를 유지하는 '오세 다이렉트 프레스' 는 사용자의 신뢰를 얻기에 충분하다. 가변 데이터 처리를 통해 기존 출력 방식의 LED, 정착 온도, 습도, 정전하, 디벨로퍼와 폐토너의 영향을 받지 않는 안정성과 컬이 없는 일관성 있는 출력품질은 오세의 타협 없는 자부심이 낳은 결과다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.24 no.7B
• /
• pp.1289-1295
• /
• 1999

본 논문에서는 스위치의 운용 알고리즘에 따라 시뮬레이션 프로그램을 이용하여 입/출력 버퍼의 셀 손실율을 측정하였다. 그 결과 셀 손실에 영향을 주는 요소로서, 셀 도착 간격 시간(k(a))과 SPEEDUP FACTOR(SF) en 가지 요소에 따라 셀손실을 평가할 수 있음을 알 수 있었다. 셀 도착 간격 시간 혹은 주기성은 비트가 셀로 모이는데 걸리는 시간을 의미하며 스위치 속도 SF는 임의의 한 슬롯내에서 한 입력단에서 출력단으로 서비스 가능한 셀의 수를 나타내고 있다. 시뮬레이션의 결과에서 보면 입력 버퍼에서는 주지성에 따라, 출력 버퍼에서는 SF의 크기에 따라 셀손실율이 커진다는 사실을 알 수 있었다. 따라서 보다 정확한 고속 스위칭 향상을 위해서는 입/출력 버퍼의 크기 결정이 중요하다. 본 논문의 시뮬레이션 결과에서는 입력 버퍼가 100x셀 일 때 출력 버퍼가 40x셀 정도의 크기가 적합하다는 것을 얻어내었다. 물론 입/출력 버퍼를 크게 한다면 셀 손실이 작아지지만, 하드웨어를 구성하는데 문제점이 발생될 것이기 때문이다. 그리고 본 논문 결과치중 셀 도착 분포 상황은 변동계수 모델링 성정에 따라 SF가 처리하는 서비스의 셀 도착 분포에 의 \ulcorner달라지지만, 변동계수가 전혀 없는 이상적인 경우(CV=1)를 제외한 경우의 SF값을 만족한다고 하겠다. 끝으로 입/출력 버퍼를 가진 스위치 구조는 단지 출력 버퍼를 갖는 스위치 보다 지연이 크지만, VLSI의 발달로 셀의 처리 속도가 증가하므로 더 많은 장점을 갖게 될 것이다.