• 대한전자공학회논문지
• /
• 제22권1호
• /
• pp.22-27
• /
• 1985

본 논문에서는 채널에 붕소를 이온주입하여 불균일한 도우핑 profile을 가지는 n-채럴 MOSFET의 threshold 전압에 대하여 보다 간단한 모델링을 기술하였다. 실제의 도우핑 Profile들 지수적인 Profile을 지수적인 profile로 근이시키고 Poisson방정식과 depletion approximation을 이용하여 실리콘 표면의 Potential, 최대 공핍층의 폭 그리고 threshold 전압을 구하였다. 계산한 threshold 전압이 실험치와 잘 일치한다는 사실은 이온 주입한 MOS소자들에 대하여 지수적인 도우핑 Profile로 근이시킬 수 있다는 타당성을 보여 주고 있다.

• 조명전기설비학회논문지
• /
• 제23권10호
• /
• pp.45-51
• /
• 2009

단상 벅-부스트 DC-AC 인버터는 2개의 DC-DC 컨버터로 이루어져 있다. 두 컨버터는 $180[^{\circ}]$의 위상차를 가지는 DC 바이어스된 정현파 기준 전압에 의해 구동된다. 교류로 출력되는 인버터의 최대값은 직류 입력전압 크기에 제약을 받지 않아 입력 직류전원보다 높은 교류 출력전압을 만들 수 있다. 본 논문에서는 벅-부스트 DC-AC인버터를 설계하고, 프로토타입을 제작하여 실험한다. 전압과 전류 제어기는 마이크로컨트롤러를 이용한 디지털 제어기로 구현된다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1999년도 하계학술대회 논문집 F
• /
• pp.2678-2681
• /
• 1999

본 논문에서는 벅-부스트 컨버터와 하프브리지 컨버터가 결합된 형태가 구성된 고역률 AC-DC 컨버터를 제안한다. 제안된 컨버터는 주회로와 제어회로를 단단으로 구성함으로써 입력역률을 개선함과 동시에 출력전압의 제어가 가능한 구조이다. 역률개선용 컨버터로 벅-부스트 컨버터를 사용함으로써 링크 캐패시터의 DC 링크전압을 입력 라인전압의 최대값 이하로 유지하여 회로의 각 소자가 받는 전압 스트레스가 감소하므로 내압이 낮은 소자를 사용하여 효율을 높일 수 있다. 비대칭 제어기법을 통해 두 스위치의 데드타임을 일정하게 유지하여 스위칭손실을 줄였고 출력단에는 동기정류기를 사용하여 정류손실을 줄임으로써 효율을 개선한다.

• 한국음향학회지
• /
• 제19권1호
• /
• pp.84-88
• /
• 2000

본 논문에서는 저전압에서 동작하는 CMOS 아날로그 4상한 멀티플라이어를 설계하였다. 제안된 멀티플라이어는 2개의 완전 차동 트랜스컨덕터로 구성되고 공급 전압을 VT+2VDS,sat+VDS,triode로 낮게 유지할 수 있다. 설계된 아날로그 4상한 멀티플라이어는 1.2V 공급전압에서 0.25㎛ CMOS n-well 공정 파라미터를 이용하여 HSPICE 시뮬레이션 하였다. 시뮬레이션 결과 0.7VP-P 최대 입력에서 THD는 1.28%이다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2001년도 춘계종합학술대회
• /
• pp.479-482
• /
• 2001

본 연구는 DC 전압에 따른 테라헤르츠 전자기 펄스의 변화를 측정하였다. 펨토초(femto-second)로 여기 되는 레이저 펄스를 transmitter chip에 입사시키고, 두 개의 transmission line에 DC 전압을 최소 5 Volt에서 최대 90 Volt 까지 변화시켜 테라헤르츠 전자기 펄스의 크기와 스팩트럼의 변화를 관찰하였다. 전압이 증가할수록 상대적으로 스펙트럼의 크기가 고주파 쪽으로 증가되었으며, 신호 대 잡음비(SNR) 역시 250:1에서 10,000:1로 개선 할 수 있음을 알 수 있었다.

• 대한전자공학회논문지SD
• /
• 제48권11호
• /
• pp.34-40
• /
• 2011

본 논문은 낮은 출력 저항을 버퍼를 사용하여 주파수 보상을 수행한 LDO 선형 레귤레이터에 관한 것이다. 주파수 보상을 위해 제안하는 버퍼는 두 개의 shunt 피드백 루프를 사용하여 출력 저항을 최소화함으로써 이를 통해 LDO 선형 레귤레이터 전체의 부하 및 입력 전압에 따른 레귤레이션 성능을 개선할 수 있고 저전압에서도 낮은 출력 저항을 유지함으로 휴대기기 응용에 있어서도 적합하다. 또한 외부 디지털 제어를 통한 LDO 선형 레귤레이터의 출력 전압을 가변함으로써 외부 MCU와의 인터페이스를 개선하기 위한 기준 전압 제어 기법을 나타내었다. 구현된 LDO 선형 레귤레이터는 2.5V~4.5V의 입력 전압에 대하여 동작하며 최대 300mA의 부하 전류를 0.6~3.3V의 출력 전압에 대하여 제공할 수 있다.

• 한국광학회지
• /
• 제5권3호
• /
• pp.411-417
• /
• 1994

액정층을 지나는 빛의 편광상태의 변화를 뽀앙카레공에서의 회전변환으로 나타내어, 액정층에 걸어준 전압에 대한 회전변환이 회전각과 회전축의 변화를 쟀다. 이로부터 액정셀에 걸린 전압이 비선택전압에서 선택전압으로 바뀔 때의 회전변환의 회전각이 $180^{\circ}$에 가장 가까운 구동전압을 결정하고, 이 전압으로 액정셀을 구동할 때 화면의 콘트라스트 및 투과율이 최대가 되는 현광판과 검광판의 투과축의 방향을 회전변환의 일반적인 특성을 써서 결정하고 실험적으로 확인하였다.

• 대한전자공학회논문지SD
• /
• 제45권2호
• /
• pp.125-129
• /
• 2008

본 논문에서는 Q값(Q-factor)을 증가시킬 수 있는 저전압 능동(active) CMOS 인덕터를 제안하고 설계하였다. Q값을 증가시키기 위한 방법으로 저전압 능동 CMOS 인덕터에 피드백 저항을 삽입하여 등가적인 인덕턴스와 Q값을 증가시켰다. 저전압 능동 CMOS 인덕터는 0.18um 표준 CMOS 공정으로 설계하였으며 모의실험은 애질런트사의 ADS 시뮬레이터를 이용하였다. 모의 실험결과 설계된 피드백 저항을 삽입한 저전압 능동 CMOS 인덕터는 4GHz에서 1.5nH의 인덕턴스와 최대 3000이상의 Q값을 가졌고 소비전력은 5.4mW였다.

• 한국정보통신학회논문지
• /
• 제15권11호
• /
• pp.2457-2464
• /
• 2011

본 논문에서는 압전 소자를 이용한 진동에너지 하베스팅 회로를 설계하였다. 압전소자의 전력-전압 특성을 이용하여 최대 전력을 부하로 전달하기 위한 MPPT(Maximum Power Point Tracking) 제어 기능을 구현하였다. MPPT 제어 회로는 압전소자의 출력 단에 연결된 전파 정류회로의 개방회로 전압을 주기적으로 샘플링하여 최대 가용전력이 생성되는 지점을 추적하고 이를 부하로 전달하는 역할을 한다. 제안된 진동에너지 하베스팅 회로는 $0.18{\mu}m$ CMOS 공정으로 설계하였다. 모의실험 결과 설계된 회로의 최대 전력 효율은 91%이고, pad를 제외한 칩 면적은 $700{\mu}m{\times}730{\mu}m$이다.

• 대한전자공학회논문지
• /
• 제12권5호
• /
• pp.1-5
• /
• 1975

접합형 트린지스터와 발광다이오드(LED) 및 광도전소자(CdS)로서 구성된 광결합 전류안정부저항회로를 진안하였다. 이는 일반적으로 광트랜지스터보다도 더 예민한 것을 이용하여, CdS와 LED를 밀착 시켜서 LED에 흐르는 전류와 CdS의 실효저항변화로써 결합된 광결합방식을 택하였다. 트랜지스터의 콜랙터-에미터간에 인위적인 누변저항을 삽입하는 방법을 도입함으로써 부저항치 및 최대입력단자전압치를 임의로 변화할 수 있게 하였으며, 제안한 회로를 분석하고 또 이를 실험적으로 확인하였다. 누변저항을 1KΩ에서 30KΩ까지 변화시켰을 때 최대입력단자전압은 1.65V에서 4.22V로 변하였고, 부저항치는 -1.0KΩ에서 -10.0KΩ까지 변하였다. 또 실험치에 대한 계산치에의 상대백분최대오차가 11%이었다. A current stable negative resistance circuit has been constucted with combination of coulplementary symmetrical transistors, a light emitting diode and a photoconductive cell. The negative resistance(Rn) and break-over voltage(VBo) can be set at a designed value according to adjustment of the artificial leakage resistance of p-n-p transistor. The RN and VBo calculated in this designed circuit are checked though the experiments, the errors are found less than 11%.