• 제목/요약/키워드: 채널 구성

검색결과 1,552건 처리시간 0.025초

VDL Mode-2 D8PSK 모뎀 설계 및 개발 (Design and Development of VDL Mode-2 D8PSK Modem)

  • 김종만;최승덕;은창수
    • 한국통신학회논문지
    • /
    • 제34권11C호
    • /
    • pp.1085-1097
    • /
    • 2009
  • 본 논문에서는 VDL 모드-2 규격을 따르는 송신기와 수신기의 구조 및 설계방법 그리고 개발한 모뎀의 성능시험 결과에 대해 기술한다. VDL 모드-2에서 송신기 필터는 올림 코사인 필터를 사용하고 수신기에서는 일반 저역 통과 필터(LPF)를 사용(비 정합필터)하기 때문에 ISI 경감 효과는 없으나 스펙트럼 특성은 더 좋다. 이는 정합필터를 적용했을 경우보다 1~2 dB 정도의 BER 성능은 저하되나 협 대역 통신에서 이웃 채널에 간섭을 최소화하는 것이 더 중요하기 때문이다. 송신기에서 변조신호 생성 시 발생되는 아날로그 방식의 단점(I/Q 이득 불균형, DC 오프셋 등)을 최소화하기 위해 디지털 방식으로 생성하였으며 수신기도 디지털 IF 샘플링 기법을 통하여 디지털 하향변환기를 적용하였다. 본 논문은 기 제안된 일부 구조 및 알고리듬을 포함하며 모뎀 구성에 필요한 전반적인 구조와 설계 방법 그리고 모의실험 결과가 추가되었다. 개발된 모뎀은 VDR 장비에 통합되어 각종 기능 실험과 환경시험을 거친 후 지상통신시험을 실시하였고 비행통신시험결과 시속 870 km/h로 310 km까지 메시지 송수신이 정상적으로 이루어짐을 확인하였다.

일축 압축에 의한 시료 파괴 시 수반되는 미소 전위에 대한 기초 연구 (A Basic Study on Micro-Electric Potential accompanied with Specimen Failure during Uniaxial Compressive Test)

  • 김종욱;박삼규;송영수;성낙훈;김정호;조성준
    • 지구물리와물리탐사
    • /
    • 제10권3호
    • /
    • pp.203-210
    • /
    • 2007
  • 자연전위 측정에 의한 산사태나 사면 안정성 모니터링의 기본 연구로 일축 압축에 의한 암석의 파괴 시 수반되는 미소 전위를 측정하였다. 측정시스템은 24 bit의 분해능을 가지며 동시에 8채널 측정이 가능한 A/D 변환기와 일축 압축 시험기, 일축 압축 시 암석의 변형률 측정 장치, 4조의 전위 전극으로 구성된다. 구축된 시스템을 이용하여 화강암, 석회암, 사암의 암석시료와 균질한 시료 상태에서 미소 전위 발생을 모니터링하기 위해 제작한 모르타르 시료에 대하여 실험하였다. 포화된 암석 시료에서는 압력이 가해짐에 따라 모든 시료에서 미소 전위의 발생이 관측되었으며, 하중이 증가함에 따라 발생되는 전위의 세기가 증가하는 것을 확인하였다. 발생 전위의 세기는 사암, 석회암, 화강암의 순으로 크게 나타났는데, 이는 공극률과 비례관계가 있음을 알 수 있었고, 전기동역학적인 관점에서 발생 메커니즘을 설명할 수 있다. 반면, 건조 시료에서는 사암에서만 전위 발생이 관측되었는데 이는 사암에 석영 함량이 많아 발생한 압전 전위에 의한 것으로 이론을 통해 알 수 있었다. 시료에 부착된 4조의 전위전극에서의 측정된 전위세기를 비교한 결과 파괴면에 인접한 전극에서의 전위세기가 다른 전극에 비해 크게 나타나는 것을 확인했다. 이는 다채널 SP 모니터링을 통해 산사태나 사면 붕괴 지점을 미리 예측할 수 있는 긍정적인 결과로서 향후 음향방사(acoustic emission)와 동시에 측정하여 정확한 파괴면과 미소 전위세기와의 정량적 상관관계를 규명할 예정이다.

DMZ 세계평화공원 조성을 위한 국제공조 방안: NGO의 국제연대 활동과 지원을 중심으로 (International Cooperation Plan for DMZ World Peace Park: Focusing on NGO's international solidarity and support)

  • 서경도
    • 디지털융복합연구
    • /
    • 제14권12호
    • /
    • pp.645-655
    • /
    • 2016
  • 본 연구의 목적은 'DMZ 세계평화공원' 조성에서 NGO국제연대의 역할과 기능, 그리고 작동의 메커니즘, NGO국제연대의 정책형성 등에 대하여 분석하고자 한다. DMZ 세계평화공원 조성은 북한과 대한민국 정부의 합의를 기초로 하여 양 주체간의 대화노력의 결과로 얻어질 수 있는 문제지만 그러한 결과를 실현하기 위한 과정상의 문제에 있어서 보다 더 완화된 접근 방법을 강구하여야 하며, 장기적으로 단계적인 계획 하에 이루어져야 한다. 이를 실현하는 과정에서 남한 정부의 독자적인 노력만으로는 어려우며, 국제사회와 더불어 북한이 대화협상의 의지를 가지도록 다양한 대화채널을 모색하여야 하며, 이는 곧 북한의 접근 경로 상 제3의 영역인 NGO의 역할에 주목하여야 한다. 결과적으로 'DMZ 세계평화공원' 조성하기 위해서는 DMZ 세계평화공원의 구체적인 실천 로드맵의 설정이 필요한데, 1단계로는 대통령 또는 국무총리 직속의 'DMZ 세계평화공원 추진위원회'의 구성을 하고 운영하는 것, 후보지의 선정, 북한의 호응과 국제사회의 지지에 대한 호소, 민간의 자발적 참여가 필요하다. 2단계는 소재지의 최종확정이 필요하며, 3단계로는 평화공원의 조속한 착공, DMZ평화적 이용의 확대, DMZ 접경지역의 생태 역사 문화관광의 확대 등의 단계별 로드맵이 마련될 필요가 있다.

3.0 T MRI를 위한 병렬전송 고주파 코일 구조 비교와 최적화 (Comparison and Optimization of Parallel-Transmission RF Coil Elements for 3.0 T Body MRI)

  • 오창현;이흥규;류연철;현정호;최혁진
    • 전자공학회논문지SC
    • /
    • 제44권4호통권316호
    • /
    • pp.55-60
    • /
    • 2007
  • 3.0 T 이상의 고자장 MRI의 경우 특히 body 영상에서는 전자기파의 특성상 피촬영체 내부의 자장 불균일도가 매우 심하여 부분적으로 SAR(Specific Absorption Ratio)가 인체 허용치 이상으로 높아지는 경우가 있다. 본 연구에서는 3.0 T Body MRI에서 이와 같은 문제점을 극복하기 위한 병렬전송 고주파 코일 (parallel-transmission radio frequency coil)의 element 구조와 동작 방법을 최적화하고 FDTD 시뮬레이션을 통하여 유용성을 검증토록 하였다. 이를 위해 3가지 형태의 전송 고주파 코일 element에 대하여 여러 가지 parameter를 실험 및 시뮬레이션을 통해 비교하였으며 각각의 element에 독립적으로 공급되는 고주파 펄스는 코일 내부의 피촬영체에 적절한 자장의 크기와 초소의 SAR를 가지면서 자장의 균일도를 향상시키는 방향으로 최적화하였다. 예로 3.0 T Body MRI에서 $25cm{\times}8cm$ 코일 요소를 12 채널로 구성하는 방식의 경우 최적화 이전에는 70% 이상의 자장의 불균일도를 보인 반면 최적화 후에는 26% 이하로 개선시킬 수 있었다. 따라서 본 연구에선 제안된 코일구조는 (초)고자장 MRI에도 유용하게 적용될 것으로 판단된다.

TV 유휴대역 응용을 위한 무선 영상전송 시스템 (A Wireless Video Streaming System for TV White Space Applications)

  • 박형열;고인창;박형철;신현철
    • 한국전자파학회논문지
    • /
    • 제26권4호
    • /
    • pp.381-388
    • /
    • 2015
  • 본 논문에서는 TV 유휴대역에서 가능한 응용서비스중 하나로서, UHF 대역(470~806 MHz)에서 동작하는 무선 영상전송 시스템을 구현하였다. 이 시스템은 RF 송수신기 모듈, 디지털 모뎀, 카메라, 스크린으로 구성된다. RF 송수신기와 디지털 모뎀을 연동하여 VGA급 화질의 카메라 영상을 2.6 인치 LCD 스크린에 표시하는 방식이다. RF 송수신기 구조는 크기와 비용을 줄이기 위해 직접변환 방식을 채택하였다. 성능지표인 Image Leakage를 향상시키기 위하여 PLL의 출력에 3차 하모닉 제거필터를 사용하였으며, DC offset 문제 해결을 위해 DAC 출력노드에 Current steering technique을 이용하여 공통모드 전압을 조절하게 하였다. 또한, 채널대역폭은 국가별 표준을 맞게 6, 7, 8 MHz 중 선택이 가능하다. 출력 파워와 수신감도는 각각 +10 dBm, -82 dBm이다. 디지털모뎀은 Kintex-7급 FPGA에서 구현하였다. QPSK와 512ch OFDM 변조를 기반으로 전송속도는 약 9 Mbps이다. 개발된 송수신 모듈을 이용하여 VGA급 화질을 무선으로 송수신하는데 성공하였다.

SPI-4.2 인터페이스 코어의 설계 (A Design of SPI-4.2 Interface Core)

  • 손승일
    • 한국정보통신학회논문지
    • /
    • 제8권6호
    • /
    • pp.1107-1114
    • /
    • 2004
  • 시스템 패킷 인터페이스 4레벨 2단계(System Packet Interface Leve14 Phase 2)는 10Gbps 이더넷응용 뿐만 아니라, OC-192 대역폭의 ATM 및 POS를 통한 패킷 또는 셀 전송을 위한 물리계층과 링크계층 소자간의 인터페이스이다. SPI-4.2 코어는 전송 인터페이스 블록과 수신 인터페이스 블록으로 구성되어 있으며, 전이중 통신을 지원한다. 전송부는 사용자 인터페이스로부터 64비트의 데이터와 14비트의 헤더 정보를 비동기 FIFO에 쓰고, PL4 인터페이스를 통해 DDR 데이터를 전송한다. 그리고 수신부의 동작은 전송부와 역으로 동작한다. 전송부와 수신부는 캘런더 메모리를 컨피규레이션함으로서 최대 256개의 채널 지원이 가능하고, 대역폭 할당을 제어할 수 있도록 설계하였다 DIP-4 및 DIP-2 패리티 생성 및 체크를 자동적으로 수행하도록 구현하였다. 설계된 코어는 자일링스 ISE 5.li 툴을 이용하여 VHDL언어를 사용하여 기술하였으며, Model_SIM 5.6a를 이용하여 시뮬레이션 하였다. 설계된 코어는 라인당 720Mbps의 데이터 율로 동작하였다. 따라서 총 11.52Gbps의 대역폭을 지원할 수 있다. SPI-4.2 인터페이스 코어는 기가비트/테라비트 라우터, 광학 크로스바 스위치 및 SONET/SDH 기반의 전송 시스템에서 라인카드로 사용할 경우 적합할 것으로 사료된다.

ASF 예측치와 실측치 비교 (Comparison of Predicted and Measured ASF)

  • 신미영;황상욱;유동희;박찬식;이창복;이상정
    • 한국항해항만학회지
    • /
    • 제34권3호
    • /
    • pp.175-180
    • /
    • 2010
  • 대부분의 응용분야에서 GNSS가 주 측위 시스템으로 활용되고 있으나, 방해전파에 대한 취약성으로 인해 최근에 몇몇 국가에서 eLoran 시스템을 GNSS 백업용으로 사용하기 위한 연구를 진행 중이다. eLoran 시스템의 구축을 위해서는 기존 Loran 시스템에서 설비의 업그레이드, 데이터 채널 사용, dLoran 사이트 추가 구성, 전파 지연오차 보상을 통한 성능 향상이 필요하다. eLoran 신호를 이용한 측위 시에 정확도 성능에 가장 큰 영향을 미치는 오차요소는 육지를 통해 전파될 때 겪는 부가적인 지연요소인 ASF이다. ASF는 지상파 신호가 전파시에 가변적인 고도, 유전율, 도전율 특성을 갖는 육지를 통과하며 발생하는 지연요소이다. 따라서 지상파를 이용한 항법 시에 ASF에 대한 보상모델을 설정하는 것은 매우 중요하다. 본 논문에서는 몬테쓰 모델 (Monteath's Model)을 사용하여 ASF 예측치를 모델링하고, Loran 신호를 이용한 실측을 통해 ASF 실측치를 측정한 후, ASF 예측치와 실측치를 비교하고 특성을 도출하였다. 실험대상 지역은 대전 KRISS와 포항 근방이며, GRI 9930 체인 중 주국인 포항 송신국의 신호를 사용하였다. 실험을 통해 ASF 실측치의 반복성을 확인하고, ASF 예측치와 실측치 간에 일정한 추이를 보이는 것을 확인하였다.

텔레비전 유휴 주파수 대역을 지원하는 저잡음 및 고선형 특성의 RF 수신기 설계 (TV White Space Low-noise and High-Linear RF Front-end Receiver)

  • 김창완
    • 한국정보통신학회논문지
    • /
    • 제22권1호
    • /
    • pp.91-99
    • /
    • 2018
  • 본 논문에서는 텔레비전 유휴 주파수 대역(470 MHz ~ 698 MHz)에서 적용 가능한 우수한 수신감도와 높은 선형 특성을 동시에 확보할 수 있는 RF 수신기 구조와 회로 구조를 제안하였다. 제안하는 RF 수신기는 $0.13-{\mu}m$ CMOS 공정으로 설계되었으며, 저잡음 증폭기, 고주파 대역 통과 필터, 고주파 증폭기, 수동 하향 주파수 변환기, 그리고 기저 대역 통과 필터로 구성되어 있다. 높은 수신감도를 얻기 위해 저잡음 증폭기와 고주파 증폭기를 적용하였으며, 인접 채널에 위치하는 인터피어러를 고주파 대역에서 필터링하기 위해 MOS 스위치와 커패시터를 이용한 고주파 대역 통과 필터와 수동 하향 주파수 변환기를 동시에 사용하였다. 제안된 4차 저역통과 필터는 공통-게이트 증폭기에 기존의 바이쿼드 셀을 적용하여 -24dB/oct 필터링 특성을 얻었다. 모의 실험결과로부터 설계된 RF 수신기는 56 dB의 전압이득, 2 dB 이하의 잡음 지수, -2.3 dBm의 IIP3 (out-of-channel) 성능을 제공하며, 1.5 V 전원으로부터 37 mA를 소모 한다.

피드백 저항 제어에 의한 무선랜용 가변이득 저전압구동 저잡음 증폭기 MMIC (A Variable-Gain Low-Voltage LNA MMIC Based on Control of Feedback Resistance for Wireless LAN Applications)

  • 김근환;윤경식;황인갑
    • 한국통신학회논문지
    • /
    • 제29권10A호
    • /
    • pp.1223-1229
    • /
    • 2004
  • 본 논문에서 ETRI 0.5$\mu\textrm{m}$ MESFET 라이브러리 공정을 이용하여 동작 주파수 5GHz대 저전압구동 가변이득 저잡음 증폭기 MMIC를 설계 및 제작하였다. 이 저잡음 증폭기는 HIPERLAN/2의 Adaptive Antenna Arrays와 함께 사용할 수 있도록 이득조절이 가능하도록 설계하였다. 가변이득 저잡음 증폭기는 2단 캐스케이드 구조이며, 게이트전압에 따라 채널저항이 제어되는 증가형 MESFET과 저항으로 구성된 부귀환 회로를 제안하였다. 제작된 가변이득 저잡음 증폭기의 측정값은 $V_{DD}$ =1.5V, $V_{GG1}$=0.4V, $V_{GG2}$=0.5V일때 5.5GHz의 중심 주파수, 14.7dB의 소신호 이득, 10.6dB의 입력 반사손실, 10.7dB의 출력 반사손실, 14.4dB의 가변이득, 그리고 잡음지수 2.98dB이다. 또한, 가변이득 저잡음 증폭기는 -19.7dBm의 입력 PldB, -10dBm의 IIP3, 52.6dB의 SFBR, 그리고 9.5mW의 전력을 소비한다.다.다.

비트 시리얼 이산 웨이블렛 변환 필터 설계 (Bit-serial Discrete Wavelet Transform Filter Design)

  • 박태근;김주영;노준례
    • 한국통신학회논문지
    • /
    • 제30권4A호
    • /
    • pp.336-344
    • /
    • 2005
  • 이산 웨이블렛 변환(Discrete Wavelet Transform)은 블록효과가 없고 특정시간의 주파수 특징을 잘 표현하여 MPEG4나 JPEG2000의 표준안으로 채택되는 등 많은 응용분야에서 이용되는 변환 방법이다. 본 논문에서는 저 전력, 저 비용 DWT 필터 설계를 위한 두 채널 QMF(Quadracture Mirror Filter) PR(Perfect Reconstruction) 래티스 필터에 대한 비트 시리얼 구조를 제안하였다. 제안된 필터(필터 길이 = 8)는 4개의 래티스로 구성되었으며, 각 단 고정계수의 양자화 비트를 PSNR(peak-signal-to-noise ratio) 분석을 통하여 결정하였고 그에 따른 효율적인 비트 시리얼 곱셈기 구조를 제안하였다. 각 계수는 CSD(Canonic Signed Digit) 인코딩 방법을 이용하여 `0'이 아닌 비트의 수를 최소화함으로써 복잡도를 개선하였다. 제안된 DWT구조는 휴면기간 동안 하위레벨을 처리하는 폴딩(folding) 구조이고 이에 대한 효율적인 스케줄링 방법이 제안되었으며 최소의 하드웨어(플립 플롭, 전가산기)만으로 구현이 가능하다. 제안된 구조는 VerilogHDL로 설계되어 검증되었으며 Hynix 0.35$\mu$m표준셀 라이브러리를 사용하여 합성한 결과, 최대 동작주파수는 200 MHz이며 16클록의 레이턴시(Latency)와 약 175Mbps의 성능을 보였다.