• 제목/요약/키워드: 차세대 공정

검색결과 517건 처리시간 0.03초

프로필렌 중합에 있어서 Ziegler-Natta 촉매와 Zirconocene 촉매의 중합 조건과 중합체의 물성 비교 (The Comparison between Ziegler-Natta and Zirconocene Catalyst on Reaction Conditions and Physical Properties in Polymer in Propylene Polymerization)

  • 이성철;남영곤;정석진
    • 폴리머
    • /
    • 제24권4호
    • /
    • pp.437-444
    • /
    • 2000
  • 본 연구는 metallocene 계열 촉매인 rac-Et(Ind)$_2$ZrCl$_2$촉매와 현재 상업용 공정에서 사용하고 있는 제3세대 Ziegler-Natta 촉매를 이용하여 반 회분식 반응기내에서 프로필렌 중합을 실시하였다. 이로부터 각 촉매계의 최적 중합 변수와 생성된 중합체의 각종 물성을 파악하였다. 두 촉매계로부터 생성된 중합체의 입자 크기 및 분포 결과와 중합 반응의 활성 측정 실험을 통해 Ziegler-Natta 촉매는 4$0^{\circ}C$에서, rac-Et(Ind)$_2$ZrCl$_2$는 5$0^{\circ}C$에서 각각 최적의 반응성을 나타냄을 알 수 있었다. 중합 온도는 추적의 중합 반응 활성 결과를 결정하는 중요한 인자이지만 과잉의 온도 조건에서는 중합체의 뭉침 현상이 현저함을 찰 수 있었다. 조촉매 농도 변화에 따른 중합 결과로부터 각 촉매계에서 조촉매의 농도 상한선을 구할 수 있었으며, 과량의 조촉매 농도는 오히려 중합 속도나 수율을 감소시킴을 알 수 있었다. Metallocene 촉매계에서 조촉매로 사용하는 methylaluminoxane (MAO)이나 triethylaluminum (TEAl)은 중합 활성에만 영향을 줄 뿐 중합체의 물성에는 영향을 주지 못하는 반면, Ziegler-Natta촉매계의 경우 para-ethoxyethylbenzoate (PEEB)는 중합 활성뿐 아니라 중합체의 입체 규칙성을 결정하는 중요한 인자로 작용함을 알 수 있었다. 본 실험에서는 단량체로 사용된 propylene의 분압과 중합체 수율간에는 1차의 선형관계가 성립됨을 발견할 수 있었다.

  • PDF

핫셀시설의 방사선 안전성 평가 (Evaluation on the Radiological Shielding Design of a Hot Cell Facility)

  • 조일제;국동학;구정회;정원명;유길성;이은표;박성원
    • 방사성폐기물학회지
    • /
    • 제2권1호
    • /
    • pp.1-11
    • /
    • 2004
  • 한국원자력연구소에서는 고온의 용융염 매질 하에서 사용 후 핵연료를 환원시키는 차세대관리종합공정 연구를 수행 중에 있다. 추후 본 기술개발을 실증시험 하기 위해서는 방사선 차폐능이 확보된 핫셀이 필수적이며, 핫셀은 최대 1,385TBq의 방사능량에 대한 차폐 안전성을 가져야 한다. 최대 방사선원에 대한 핫셀의 차폐능을 확보하기 위하여, 본 연구에서는 실증시험 시 사용후핵연료부터 발생하는 중성자 및 감마선에 의한 선량률이 법적 허용선량치보다 낮게 유지되도록 핫셀의 차폐 설계에 대한 안전성을 평가하였다. QAD-CGGP 및 MCNP-4C 코드를 이용하여 핫셀 차폐체의 설계치에 대한 차폐 계산을 수행하였다. 작업구역에 대한 감마선 차폐계산 결과 QAD-CGGP 코드는 2.10${\times}$$10^{-3}$, 2.97${\times}$$10^{-3}$ mSv/h, MCNP-4C 코드는 1.60${\times}$$10^{-3}$, 2.99${\times}$$10^{-3}$ mSv/h 이었으며, 서비스 구역은 1.01${\times}$$10^{-2}$, 7.88${\times}$$10^{-2}$ mSv/h 로 평가되었다. 그리고 MCNP-4C코드를 이용하여 중성자에 의한 선량률을 계산한 결과, 중성자에 의한 선량률은 감마에 의한 선량률의 약 20% 이하치를 나타내었다. 따라서 선량률 대부분은 감마선에 의한 영향임을 알 수 있었다. 본 연구를 통하여 핫셀의 차폐 설계치가 작업구역의 선량 제한치 0.01 mSv/h 와 서비스 구역에서의 선량 제한치 0.15 mSv/h를 만족시키는 것을 확인할 수 있었다.

  • PDF

LCD 연구 개발 동향

  • 이종천
    • 전자공학회지
    • /
    • 제29권6호
    • /
    • pp.76-80
    • /
    • 2002
  • 'Liquid Crystal의 상전이(相轉移)와 광학적 이방성(異方性)이 1888년과 1889년 F. Reinitzer와 O. Lehmann에 의해 Monatsch Chem.과 Z.Physikal.Chem.에 각각 보고된 후 부터 제2차 세계대전이 끝난 뒤인 1950년대 까지는 Liquid Crystal을 단지실험실에서의 기초학문 차원의 연구 대상으로만 다루어 왔다. 1963년 Williams가 Liquid Crystal Device로는 최초로 특허 출원을 하였으며, 1968년 RCA사의 Heilmeier등은 Nematic 액정(液晶)에 저주파(低周波) 전압(電壓)을 인가하면 투명한 액정이 혼탁(混濁)상태로 변화하는 '동적산란(動的散亂)'(Dynamic Scattering) 현상을 이용하여 최초의 DSM(Dynamic Scattering Mode) LCD(Liquid Crystal Display)를 발명하였다. 비록 150V 이상의 높은 구동전압과 과소비전력의 특성 때문에 실용화에는 실패하였지만 Guest-Host효과와 Memory효과 등을 발견하였다. 1970년대에 이르러 실온에서 안정되게 사용 가능한 액정물질들이 합성되고(H. Kelker에 의해 MBBA, G. Gray에 의한 Cyano-Biphenyl 액정의 합성), CMOS 트랜지스터의 발명, 투명도전막(ITO), 수은전지등의 주변기술들의 발전으로 인하여 LCD의 상품화가 본격적으로 이루어지게 되었다. 1971년에는 M. Shadt, W. Helfrich, J.L. Fergason등이 TN(Twisted Nematic) LCD를 발명하여 전자 계산기와 손목시계에 응용되었고, 1970년대 말에는 Sharp에서 Dot Matrix형의 휴대형 컴퓨터를 발매하였다. 이러한 단순 구동형의 TN LCD는 그래픽 정보를 표시하는 데에는 품질의 한계가 있어 1979년 영국의 Le Comber에 의해 a-Si TFT(amorphous Silicon Thin Film Transistor) LCD의 연구가 시작되었고, 1983년 T.J. Scheffer, J. Nehring, G. Waters에 의해 STN(Super Twisted Nematic) LCD가 창안되었고, 1980년 N. Clark, S. Lagerwall 및 1983년 K.Yossino에 의해 Ferroelectric LCD가 등장하여 LCD의 정보 표시량 증대에 크게 기여하였다. Color화의 진전은 1972년 A.G. Ficher의 셀 외부에 RGB(Red, Green, Blue) filter를 부착하는 방안과, 1981년 T. Uchida 등에 의한 셀 내부에 RGB filter를 부착하는 방법에 의해 상품화가 되었다. 1985년에는 J.L. Fergason에 의해 Polymer Dispersed LCD가 발명되었고, 1980년대 중반에 이르러 동화상(動畵像) 표시가 가능한 a-Si TFT LCD의 시제품(試製品) 개발이 이루어지고 1990년부터는 본격적인 양산 시대에 접어들게 되었다. 1990년대 초에는 STN LCD의 Color화 및 대형화(大型化) 고(高)품위화에 힘입어 Note-Book PC에 LCD가 본격적으로 적용이 되었고, 1990년대 후반에는TFT LCD의 표시품질 대비 가격경쟁력 확보로 인하여 Note-Book PC 시장을 독점하기에 이르렀다. 이후로는 TFT LCD의 대형화가 중요한 쟁점으로 부각되고 있고, 1995년 삼성전자는 당시 세계최대 크기의 22' TFT LCD를 개발하였다. 또한 LCD의 고정세(高情細)화를 위해 Poly Si TFT LCD의 개발이 이루어졌고, 디지타이져 일체형 LCD의 상품화가 그 응용의 폭을 넓혔으며, LCD의 대형화를 위해 1994년 Canon에 의해 14.8', 21' 등의 FLCD가 개발되었다. 대형화 방안으로 Tiled LCD 기술이 개발되고 있으며, 1995년에 Sharp에 의해 21' 두장의 Panel을 이어 붙인 28' TFT LCD가 전시되었고 1996년에는 21' 4장의 Panel을 이어 붙인 40'급 까지의 개발이 시도 되었으며 현재는 LCD의 특성향상과 생산설비의 성능개선과 안정적인 공정관리기술을 바탕으로 삼성전자에서 단패널 40' TFT LCD가 최근에 개발되었다. Projection용 디스플레이로는 Poly-Si TFT LCD를 이용하여 $25'{\sim}100'$사이의 배면투사형과 전면투사형 까지 개발되어 대형 TV시장을 주도하고 있다. 21세기 디지털방송 시대를 맞아 플라즈마디스플레이패널(PDP) TV, 액정표시장치 (LCD)TV, 강유전성액정(FLCD) TV 등 2005년에 약 1500만대 규모의 거대 시장을 형성할 것으로 예상되는 이른바 '벽걸이TV'로 불리는 차세대 초박형 TV 시장을 선점하기 위하여 세계 가전업계들이 양산에 총력을 기울이고 있다. 벽걸이TV 시장이 본격적으로 형성되더라도 PDP TV와 LCD TV가 직접적으로 시장에서 경쟁을 벌이는 일은 별로 없을 것으로 보인다. 향후 디지털TV 시장이 본격적으로 열리면 40인치 이하의 중대형 시장은 LCD TV가 주도하고 40인치 이상 대화면 시장은 PDP TV가 주도할 것으로 보는 시각이 지배적이기 때문이다. 그러나 이러한 직시형 중대형(重大型)디스플레이는 그 가격이 너무 높아서 현재의 브라운관 TV를 대체(代替)하기에는 시일이 많이 소요될 것으로 추정되고 있다. 그 대안(代案)으로는 비교적 저가격(低價格)이면서도 고품질의 디지털 화상구현이 가능한 고해상도 프로젝션 TV가 유력시되고 있다. 이러한 고해상도 프로젝션 TV용으로 DMD(Digital Micro-mirror Display), Poly-Si TFT LCD와 LCOS(Liquid Crystals on Silicon) 등의 상품화가 진행되고 있다. 인터넷과 정보통신 기술의 발달로 휴대형 디스플레이의 시장이 예상 외로 급성장하고 있으며, 요구되는 디스플레이의 품질도 단순한 문자표시에서 그치지 않고 고해상도의 그래픽 동화상 표시와 칼라 표시 및 3차원 화상표시까지 점차로 그 영역이 넓어지고 있다. <표 1>에서 보여주는 바와 같이 LCD의 시장규모는 적용분야 별로 지속적인 성장이 예상되며, 새로운 응용분야의 시장도 성장성을 어느 정도 예측할 수 있다. 따라서 LCD기술의 연구개발 방향은 크게 두가지로 분류할 수 있으며 첫째로는, 현재 양산되고 있는 LCD 상품의 경쟁력강화를 위하여 원가(原價) 절감(節減)과 표시품질을 향상시키는 것이며 둘째로는, 새로운 타입의 LCD를 개발하여 기존 상품을 대체하거나 새로운 시장을 창출하는 분야로 나눌 수 있다. 이와 같은 관점에서 현재 진행되고 있는 LCD기술개발은 다음과 같이 분류할 수 있다. 1) 원가 절감 2) 특성 향상 3) New Type LCD 개발.

  • PDF

Lactobacillus acidophilus RMK567의 동결건조 컬쳐로 제조한 요구르트에서 GABA 생성력 (GABA Productivity in Yoghurt Fermented by Freeze Dried Culture Preparations of Lactobacillus acidophilus RMK567)

  • 임상동;유성호;양해동;김상기;박승용
    • 한국축산식품학회지
    • /
    • 제29권4호
    • /
    • pp.437-444
    • /
    • 2009
  • GABA 생성 젖산균으로 선발한 Lactobacillus acidophilus RMK567 균주를 멸균한 50 L의 MRS broth가 들어 있는 fermenter에 접종하여 40oC의 발효온도에서 24시간 배양 하였다. L. acidophilus RMK567 생균수는 $10.04{\pm}0.13$ Log CFU/mL이었으며, 이때 5.16시간의 유도기(L)를 거쳐 2.203시간의 세대시간(g)으로 증식하였으며, 생장률상수(k)는 0.454세대/h 이었다. 50 L의 MRS 배양액으로부터 회수한 cell paste의 총 중량은 487 g, 수분함량은 40.5%이었으며, 생균수는 12.48 Log CFU/g 이었다. Cell paste에 glycerol, glucose 및 polydextrose 등의 동결보호제를 첨가하여 $-45^{\circ}C$에서 deep frozen하고 84 mtorr의 진공 하에서 3시간 동결건조하여 총 408 g의 FD cell powder를 생산하였다. FD cell powder에 Streptococcus thermophilus를 혼합한 FD starter cultures의 수분함량은 4.25%, 3.90%, 및 4.08%이었으며, 생균수는 각각 12.42(FDA-GY), 12.60(FDB-GG)과 12.91(FDC-GP) Log CFU/g이었다. 모든 FD starter cultures는 $-18^{\circ}C$ 저장 초기부터 급속히 사멸하여 3.24% 이하의 생존률을 보였다. 각 동결보호제 처리구 간의 생균수 차이는 유의성을 보이지 않았으나, 저장기간에 따른 유의성은 p<0.01 수준에서 관찰되었다. 원유를 기초로 하는 요구르트 조제액에 MSG의 농도를 0.02%, 0.04% 및 0.05%을 첨가하고, FD starter culture로 배양한 요구르트의 GABA 함량은 각각 $155.16{\pm}8.53$ ppm, $243.82{\pm}4.27$ ppm 및 $198.64{\pm}23.46$ ppm 이었다. 이 결과는 L. acidophilus RMK567의 FD starter culture가 동결건조 공정에 의하여 GABA 생성력이 감소하지 않았으며, GABA 함량이 높은 요구르트 제조에 유용하다는 사실을 보여주는 것이었다.

16M-Color LTPS TFT-LCD 디스플레이 응용을 위한 1:12 MUX 기반의 1280-RGB $\times$ 800-Dot 드라이버 (A 1280-RGB $\times$ 800-Dot Driver based on 1:12 MUX for 16M-Color LTPS TFT-LCD Displays)

  • 김차동;한재열;김용우;송남진;하민우;이승훈
    • 대한전자공학회논문지SD
    • /
    • 제46권1호
    • /
    • pp.98-106
    • /
    • 2009
  • 본 논문에서는 ultra mobile PC (UMPC) 및 휴대용 기기 시스템 같이 고속으로 동작하며 고해상도 저전력 및 소면적을 동시에 요구하는 16M-color low temperature Poly silicon (LTPS) thin film transistor liquid crystal display (TFT-LCD) 응용을 위한 1:12 MUX 기반의 1280-RGB $\times$ 800-Dot 70.78mW 0.13um CMOS LCD driver IC (LDI) 를 제안한다. 제안하는 LDI는 저항 열 구조를 사용하여 고해상도에서 전력 소모 및 면적을 최적화하였으며 column driver는 LDI 전체 면적을 최소화하기 위해 하나의 column driver가 12개의 채널을 구동하는 1:12 MUX 구조로 설계하였다. 또한 신호전압이 rail-to-rail로 동작하는 조건에서 높은 전압 이득과 낮은 소비전력을 얻기 위해 class-AB 증폭기 구조를 사용하였으며 고화질을 구현하기 위해 오프 셋과 출력편차의 영향을 최소화하였다 한편, 최소한의 MOS 트랜지스터 소자로 구현된 온도 및 전원전압에 독립적인 기준 전류 발생기를 제안하였으며, 저전력 설계를 위하여 차세대 시제품 칩의 source driver에 적용 가능한 새로운 구조의 slew enhancement기법을 추가적으로 제안하였다. 제안하는 시제품 LDI는 0.13um CMOS 공정으로 제작되었으며, 측정된 source driver 출력 정착 시간은 high에서 low 및 low에서 high 각각 1.016us, 1.072us의 수준을 보이며, source driver출력 전압 편차는 최대 11mV를 보인다. 시제품 LDI의 칩 면적은 $12,203um{\times}1500um$이며 전력 소모는 1.5V/5.5V 전원 저압에서 70.78mW이다.

차세대 밀리미터파 대역 WPAN용 60 GHz CMOS SoC (60 GHz CMOS SoC for Millimeter Wave WPAN Applications)

  • 이재진;정동윤;오인열;박철순
    • 한국전자파학회논문지
    • /
    • 제21권6호
    • /
    • pp.670-680
    • /
    • 2010
  • 본 논문에서는 0.13 ${\mu}m$ CMOS 공정을 사용하여, 이동단말기 탑재에 적합한 저 전력, 저 잡음 구조 개별 소자 (LNA, Mixer, VCO, frequency doubler, signal generator, down converter)들을 제안하고, 나아가 이를 하나의 칩으로 집적화 시킨 60 GHz 단일 칩 수신기 구조를 제안한다. 저전력화를 위해 current re-use 구조를 적용시킨 LNA의 경우, 11.6 mW 의 전력 소모 시, 56 GHz부터 60 GHz까지 측정된 잡음지수(NF)는 4 dB 이하이다. 저전력화를 위한 resistive mixer의 경우, Cgs의 보상 회로를 통하여 낮은 LO 신호 크기에서도 동작 가능하도록 하였다. -9.4dB의 변환 이득을 보여주며, 20 dB의 LO-RF isolation 특성을 가진다. Ka-band VCO는 4.99 mW 전력 소모 시측정된 출력 신호 크기는 27.4 GHz에서 -3 dBm이 되며, 26.89 GHz에서부터 1 MHz offset 기준으로 -113 dBc/Hz의 phase noise 특성을 보인다. 49.2 dB의 원신호 억제 효과를 보이는 Frequency Doubler는 총 전력 소모가 9.08 mW일 경우, -4 dBm의 27.1 GHz 입력 신호 인가 시 -53.2 dBm의 fundamental 신호(27.1 GHz)와 -4.45dBm의 V-band second harmonic 신호(54.2 GHz)를 얻을 수 있었으며, 이는 -0.45 dB의 변환 이득을 나타낸다. 60 GHz CMOS 수신기는 LNA, resistive mixer, VCO, frequency doubler, 그리고 drive amplifier로 구성되어 있으며, 전체 전력 소모는 21.9 mW이다. WLAN과의 호환 가능성을 위하여, IF(Intermediate Frequency) bandwidth가 5.25GHz(4.75~10 GHz)이며, RF 3 dB bandwidth는 58 GHz를 중심으로 6.2 GHz이다. 이때의 변환 손실은 -9.5 dB이며, 7 dB의 NF와 -12.5 dBm의 높은 입력 P1 dB를 보여주고 있다. 이는 60 GHz RF 회로의 저전력화, 저가격화, 그리고 소형화를 통한 WPAN용 이동단말기의 적용 가능성을 입증한다.

높은 정확도를 가진 집적 커페시터 기반의 10비트 250MS/s $1.8mm^2$ 85mW 0.13un CMOS A/D 변환기 (A 10b 250MS/s $1.8mm^2$ 85mW 0.13um CMOS ADC Based on High-Accuracy Integrated Capacitors)

  • 사두환;최희철;김영록;이승훈
    • 대한전자공학회논문지SD
    • /
    • 제43권11호
    • /
    • pp.58-68
    • /
    • 2006
  • 본 논문에서는 차세대 디지털 TV 및 무선 랜 등과 같이 고속에서 저전압, 저전력 및 소면적을 동시에 요구하는 고성능 집적시스템을 위한 10b 250MS/s $1.8mm^2$ 85mW 0.13um CMOS A/D 변환기 (ADC)를 제안한다. 제안하는 ADC는 요구되는 10b 해상도에서 250MS/s의 아주 빠른 속도 사양을 만족시키면서, 면적 및 전력 소모를 최소화하기 위해 3단 파이프라인 구조를 사용하였다. 입력단 SHA 회로는 게이트-부트스트래핑 (gate-bootstrapping) 기법을 적용한 샘플링 스위치 혹은 CMOS 샘플링스위치 등 어떤 형태를 사용할 경우에도 10비트 이상의 해상도를 유지하도록 하였으며, SHA 및 두개의 MDAC에 사용되는 증폭기는 트랜스컨덕턴스 비율을 적절히 조정한 2단 증폭기를 사용함으로써 10비트에서 요구되는 DC 전압 이득과 250MS/s에서 요구되는 대역폭을 얻음과 동시에 필요한 위상 여유를 갖도록 하였다. 또한, 2개의 MDAC의 커패시터 열에는 소자 부정합에 의한 영향을 최소화하기 위해서 인접신호에 덜 민감한 향상된 3차원 완전 대칭 구조의 커패시터 레이아웃 기법을 제안하였으며, 기준 전류 및 전압 발생기는 온-칩 RC 필터를 사용하여 잡음을 최소화하고, 필요시 선택적으로 다른 크기의 기준 전압을 외부에서 인가할 수 있도록 설계하였다. 제안하는 시제품 ADC는 0.13um 1P8M CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 각각 최대 0.24LSB, 0.35LSB 수준을 보여준다. 또한, 동적 성능으로는 200MS/s와 250MS/s의 동작 속도에서 각각 최대 54dB, 48dB의 SNDR과 67dB, 61dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $1.8mm^2$이며 전력 소모는 1.2V 전원 전압에서 최대 동작 속도인 250MS/s일 때 85mW이다.