• 제목/요약/키워드: 질화 산화막

검색결과 111건 처리시간 0.03초

열전대 접합모양이 써모파일의 출력특성에 미치는 영향 (Effects of Thermocouple Junction Shape on Output Characteristics of Thermopile)

  • 유금표;최우석;김재성;이승환;권광호;민남기
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2006년도 제37회 하계학술대회 논문집 C
    • /
    • pp.1639-1640
    • /
    • 2006
  • MEMS형 써모파일은 온도계, 유속, 가스, 칼로리미터 등 다양한 산업 분야에 응용되고 있다. 현재 상용화되어 있는 대부분의 MEMS형 써모파일에서는 습식 이방성 에칭방식으로 다이어프램을 제작하고, 막의 구성은 산화막/질화막/산화막 혹은 산화막/질화막의 적층으로 되어 있다. 본 논문에서는 $XeF_2$시스템을 사용해 전면으로부터 에칭하여 저응력 질화막을 다이어프램을 제작하였고, 열전대 물질로는 poly-Si과 Al을 사용하였다. 그리고 각각의 열전쌍은 열접점에서 Al 패턴시, 사각형의 오픈 면적을 두어 접합된 모양을 달리하여 설계 제작하였다. 소자의 크기는 $2{\times}2mm^2$이고, 능동영역은 $400{\times}400{\mu}m^2$이다. 써모파일의 출력은 적외선 램프의 전력이 3W($80^{\circ}C$)일 때, 오픈된 면적이 증가할수록 출력이 증가하였으며, 오픈된 면적이 $300{\mu}m^2$ 일때의 출력은 약1mV로 나타났다. 이러한 특성으로부터 계산된 오픈된 면적에 따른 출력비는 약 $0.3nV/{\mu}m^2$이다.

  • PDF

급속열처리법에 의한 재산화질화산화막의 특성

  • 이경수;노태문;이중환;남기수;이진효
    • ETRI Journal
    • /
    • 제11권3호
    • /
    • pp.11-22
    • /
    • 1989
  • Stress에 잘 견딜 수 있는 metal-oxide-semiconductor field effect transistor(MOSFET)의 매우 얇고(10mm 이하) 고신뢰성을 갖는 게이트 절연막을 개발하기 위해서 급속열처리법을 이용하여 제조한 재산화질화산화막의 특성에 관하여 연구하였다. AES 분석에 의하여 8nm 두께의 초기산화막을 질화시킬 때 산화막의 계면이 우선적으로 질화가 일어났으며, 질화된 막을 재산화시킬 때 표면과 계면의 [N]가 감소하였다. 또한 재산화시킬 경우 두께가 약간 증가함을 보였으며, 질화가 강하게 될수록 두께 증가는 크지 않았다. 전기적 특성으로써 I-V 특성과 고주파(1MHz) C-V 특성, 정전류 stress 후의 고주파 C-V 특성 변화 들을 조사한 결과 $950^{\circ}C$ 60초 동안 질화시킨 재산화질화산화막($ONO_L막$) 은 정전류 stress에 대하여 flat band 전압 변화에 계면 상태 밀도(interface state density)변화가 적고, 절연파괴전압(breakdown voltage)특성 등이 우수하게 나타났다.

  • PDF

재산화 질화 산화막의 전하 생성과 항복에 대한 시간 의존성 (Time Dependence of Charge Generation and Breakdown of Re-oxidized Nitrided Oxide)

  • 이정석;이용재
    • 한국정보통신학회논문지
    • /
    • 제2권3호
    • /
    • pp.431-437
    • /
    • 1998
  • 본 논문에서는, ULSI에서 기존의 실리콘 절연막을 대체할 것으로 여겨지는 질화 산화막(NO)과 재산화 질화 산화막(ONO)의 전기적 특성을 조사하였다. 특히, 질화 및 재산화 시간에 따른 NO와 ONO막의 전류전압 특성, 게이트 전압이동, 시간종속 절연항복 특성(TDDB) 변화를 측정하였고, 외부 온도 변화에 따른 최적화 된NO와 ONO막의 누설 전류와 절연체가 항복에 이르게 하는 전하량(Q$\_bd$)변화를 측정하였다. 그런 다음 기존의SIO$\_2$와 비교하였다. 측정 결과로부터, NO와 ONO막은 공정시간에 상당히 의존적이었으며, 최적화된 ONO막은 같은 전계를 유지하는 동안 절연 특성 및 Q$\_bd$특성에서 NO막과 SIO$\_2$에 비하여 우수한 성능을 보였다.

  • PDF

산화질소를 이용한 질화산화막 특성 연구

  • 최영철;한영재;전호진;김민
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
    • /
    • pp.316.1-316.1
    • /
    • 2016
  • 지구 온난화로 인한 기후변화 현상이 점차 가시화 되고 있는 가운데 탄산가스를 비롯한 온실가스의 배출을 저감하기 위한 연구개발 노력과 관심이 고조되고 있다. 지구 대기층이 가지는 이러한 온실효과는 산업화 경향이 두드러지면서 화석에너지의 사용 증대 등 인위적 요인들에 의해 많이 증가하게 되었다. 온실가스 중에서 산화이질소(N2O)는 이산화탄소(CO2)와 메탄(CH4) 다음으로 많이 배출되는 성분이며 지구온난화 효과는 이산화탄소 분자의 310배에 달한다. 본 연구에서는 반도체 미세 패터닝(Pattering)에 게이트 산화막의 두께가 점차 얇아짐에 따라 발생하는 문제점을 해결하고 특성을 향상시키기 위해 사용되는 질화산화막(SiON)을 증착 시, 기존 산화이질소(N2O) 대신 산화질소(NO)를 사용하여 대체 가능 여부를 평가하고자 하였다. 본 연구에서는 산화질소(NO) 사용량의 변화를 통하여 FT-IR 및 Refractive Index 측정하면서 기존 산화이질소(N2O)를 이용하여 구현된 질화산화막 막질과 결과를 비교하였고, 질화산화막 증착율 및 파티클 발생 수준을 비교하였다.

  • PDF

${N_2}O$ 가스로 열산화된 게이트 유전체의 특성 (Properties of the gate dielectrics by thermal oxidation in ${N_2}O$ gas)

  • 김창일;장의구
    • E2M - 전기 전자와 첨단 소재
    • /
    • 제6권1호
    • /
    • pp.55-62
    • /
    • 1993
  • 수소 관련된 species를 포함하지 않고 자기제한특성으로 초박막 성장을 용이하게 제어할 수 있는 N$_{2}$O 가스 분위기에서 실리콘의 산화는 질화된 산화막의 재산화공정 보다 훨씬 간단한 공정이다. N$_{2}$O산화로 형성된 Si-SiO$_{2}$ 계면에서 nitrogen-rich층은 산화막 구조를 강화할 뿐만 아니라 게이트 유전체의 질을 개선하고 산화율을 감소시키는 산화제의 확산 장벽으로 작용한다. 초박막 oxynitride 게이트 유전체가 종래의 열산화 방법으로 제작되었고 oxynitride막의 특성이 AES와 I-V 특성 측정의 결과를 분석하여 연구하였다.

  • PDF

플라즈마 화학 기상 증착법을 이용하여 단결정 실리콘 상에 증착된 실리콘나이트라이드 패시베이션 박막의 효과 (Effect of $SiN_x$ passivation film by PECVD on mono crystalline silicon)

  • 공대영;고지수;정성욱;최병덕;이준신
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2009년도 하계학술대회 논문집
    • /
    • pp.446-446
    • /
    • 2009
  • 표면 패시베이션 기술로 이용되는 수소화된 실리콘 질화막은 제조원가의 절감을 위한 실리콘 기판재료의 두께 감소에 따른 특성상의 문제점을 해결하기 위해 중요한 영향을 미치는 요소이다. 실리콘 질화막은 강한 기계적 강도, 우수한 유전적 특성, 수문에 의한 부식과 유동적 이온에 대한 우수한 저항력 때문에, 반도체 소자 산업에서 널리 사용되고 있다. 수소화된 실리콘 질화막은 반사방지 특성과 함께 표면 패시베이션의 질을 향상시킬 수 있다. 굴절률 1.9 ~ 2.3 범위에서 쉽게 변화 가능한 수소화된 실리콘 질화막은 굴절률 1.4 ~ 1.5 사이의 열적 산화막 보다 효과적인 반사방지막이다. 수소화된 실리콘 질화막을 사용한 태양전지에서는 효율을 높이기 위해서 기판 표면에서의 케리어 재결합이 억제되어져야한다. 또한, 수소화된 실리콘 질화막은 최적화된 두께와 굴절률을 가져야한다. 본 연구에서는 고효율 태양전지에 적용하기 위해 반송자 수명이 향상된 수소화된 실리콘 질화막을 플라즈마 화학 기상 증착법을 이용하여 증착하였다. 박막은 $250^{\circ}C\;{\sim}\;450^{\circ}C$에서 증착되었으며 증착된 박막은 1.94 to 2.05 굴절률 값을 가지고 있다. 반송자 수명을 증가시키기 위해 $650^{\circ}C\;{\sim}\;950^{\circ}C$에서 어닐링 하였고 반송자 수명을 측정하여 패시베이션 특성을 분석하였다. 수소화된 실리콘 질화막은 $850^{\circ}C$의 어닐링 온도와 굴절률 2.0 조건에서 가장 좋은 반송자 수명을 나타냈다.

  • PDF

상온 플라즈마 질화막을 이용한 새로운 부분산화공정의 물성 및 전기적 특성에 관한 연구 (Study on the Material and Electrical Characteristics of the New Semi-Recessed LOCOS by Room Temperature Plasma Nitridation)

  • 이병일;주승기
    • 대한전자공학회논문지
    • /
    • 제26권4호
    • /
    • pp.67-72
    • /
    • 1989
  • 부분산화공정(LOCOS : local oxidation of silicon)에서 발생하는 새부리의 길이를 줄이기 위하여 상온 플라즈마 질화막을 잉요한 시로운 공정에 대해 연구하였다. 400W, 100kHz의 교류 전력에 의한 질소 플라즈마로 실리콘 위에 두께가 $100{\AA}$ 미만의 균일한 실리콘 질화막을 형성시킬 수 있었다. 이렇게 형성된 질화막은 실리콘을 4000${\AA}$두께로 산화시키는 공정에서 실리콘의 산화를 효과적으로 방지할 수 있었고 새부리의 길이를 0.2${mu}m$로 감소시킬 수 있다는 것을 SEM 단면도로 확인하였다. 이 길이는 두꺼운 LPCVD 질화막을 이용한 기존의 부분산화공정에서의 0.7${mu}m$ 보다 훨씬 줄어든 것이다. Secco에칭 후 SCM으로 단면을 보았을때 새부리 근처에서 결정 결함을 관찰할 수 없었다. 이 새로운 LOCOS공정으로 $N^+/P^-\;well,\;P^+/N^-$ well 다이오드를 만들어 누설전류를 측정하였다. 그 결과 기존의 LOCOS 공정에 의한 성질보다 우수하거나 동등한 성질을 나타내었다.

  • PDF

습식 산화한 LPCVD Silicon Nitride층의 물리적, 전기적 특성 (Physical and Electrical Characteristics of Wet Oxidized LPCVD Silicon Nitride Films)

  • 이은구;박진성
    • 한국재료학회지
    • /
    • 제4권6호
    • /
    • pp.662-668
    • /
    • 1994
  • 실리콘 질화막을 습식 산화하여 제작한 산화막/질화막 복합층과 이 박막의 산화막을 식각하여 제작한 oxynitride 박막의 물리적, 전기적 특성을 기술하였다. $900^{\circ}C$에서 산화시간이 증가함에 따라 산화막/질화막의 경우에는 축전용량은 급격히 감소하였으나 절연 파괴전장은 증가하였다. Oxynitrite박막은 축전용량과 절연파괴 전장이 모두 증가하였다. Oxynitride박막의 경우 축전 용량의 증가와 절연 파괴 전장이 증가하였는데 이는 유효 주께 감소와 박막의 양질화에 기인하였다. 또한, 산화 시강의 증가에 따라 Oxynitride박막의 TDDB특성과 초기 불량율도 향상되었다. 결론적으로 Oxynitride박막은 dynamic기억소자의 유전체 박막으로 사용하기에 적합하였다.

  • PDF

트랜치 깊이가 STI-CMP 공정 결함에 미치는 영향 (Effects of Trench Depth on the STI-CMP Process Defects)

  • 김기욱;서용진;김상용
    • 마이크로전자및패키징학회지
    • /
    • 제9권4호
    • /
    • pp.17-23
    • /
    • 2002
  • 최근 반도체 소자의 고속화 및 고집적화에 따라 배선 패턴이 미세화 되고 다층의 금속 배선 공정이 요구됨에 따라 단차를 줄이고 표면을 광역 평탄화 시킬 수 있는 STI-CMP 공정이 도입되었다. 그러나, STI-CMP 공정이 다소 복잡해짐에 따라 질화막 잔존물, 찢겨진 산화막 결함들과 같은 여러 가지 공정상의 문제점들이 심각하게 증가하고 있다. 본 논문에서는 이상과 같은 CMP 공정 결함들을 줄이고, STI-CMP 공정의 최적 조건을 확보하기 위해 트렌치 깊이와 STI-fill 산화막 두께가 리버스 모트 식각 공정 후, 트랜치 위의 예리한 산화막의 취약함과 STI-CMP공정 후의 질화막 잔존물 등과 같은 결함들에 미치는 영향에 대해 연구하였다. 실험결과, CMP 공정에서 STI-fill의 두께가 얇을수록, 트랜치 깊이가 깊을수록 찢겨진 산화막의 발생이 증가하였다. 트랜치 깊이가 낮고 CMP 두께가 높으면 질화막 잔존물이 늘어나는 반면, 트랜치 깊이가 깊어 과도한 연마가 진행되면 활성영역의 실리콘 손상을 받음을 알 수 있었다

  • PDF

기억상태에 따른 전하트랩형 SONOS 메모리 소자의 문턱전압 시뮬레이션 (Simulation of Threshold Voltages for Charge Trap Type SONOS Memory Devices as a Function of the Memory States)

  • 김병철;김현덕;김주연
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2005년도 춘계종합학술대회
    • /
    • pp.981-984
    • /
    • 2005
  • 본 논문에서는 전하트랩형 SONOS 메모리에서 프로그래밍 동작 후 변화되는 문턱전압을 시뮬레이션에 의하여 구현하고자 한다. SONOS 소자는 질화막내의 트랩 뿐 만아니라, 질화막-블로킹산화막 계면에 존재하는 트랩에 전하를 저장하는 전하트랩형 비휘발성기억소자로서, 기억상태에 따른 문턱전압을 시뮬레이션으로 구현하기위해서는 질화막내의 트랩을 정의할 수 있어야 된다. 그러나 기존의 시뮬레이터에서는 질화막내의 트랩모델이 개발되어 있지 않은 것이 현실이다. 따라서 본 연구에서는 SONOS 구조의 터널링산화막-질화막 계면과 질화막-블로킹산화막 계면에 두개의 전극을 정의하여 프로그램 전압과 시간에 따라서 전극에 유기되는 전하량으로부터 전하트랩형 기억소자의 문턱전압변화를 시뮬레이션 할 수 있는 새로운 방법을 제안한다.

  • PDF