• Journal of the Korean Vacuum Society
• /
• v.3 no.3
• /
• pp.360-367
• /
• 1994

Si2H6PH3 혼합기체를 사용하여 증착된 in-situ P-doped 비정질 실리콘과 SiH4 기체를사용하여 증착한후에 As+ 이온주입에 의해 도핑시킨 다결정 실리콘 박막을 하부 전극으로 하는 캐패시터를 형성 하였다. 여기서 유전박막층은 자연산화막 화학증착된 실리콘질화막 및 질화막의 산화에 의해 형성된 O-N-O 구조를 갖는 것이었다. 두 종류의 하부전극에 따른 캐패시터의 전기적 특서을 조사하였다. 전기 적 특성으로는 정전용량, 누설전류, 절연파괴전압 및 TDDB 등이었다. 이 가운데 정전용량, 누설전류 및 절연파괴전압은 하부전극에 따라 큰 차이를 보이지않았다. 그러나 음의 전장하에서의 TDDB 특성은 in-situ P-doped 비정실 실리콘이 하부전극인 캐패시터가 As+ 이온 주입실리콘이 하부전극인 것에 비해 더우수하였다. 이와 같은 TDDB 특성의 차이는 하부전극 실리콘의 integrity 차이로 인한 자연산화막의 결함 정도의 차이에 기인하는 것 같다. 이를 뒷받침하는 것으로 투과전자현미경 단면사진으로 확인하였 다. Shallow junction을 유지하는데도 in-situ P-doped 비정실 실리콘은 만족할 만한 결과를 보이며 박 막자체의 면저항값도 낮출 수 있어 초고집적 회로의 캐패시터 전극으로서 이용될 수 있는 것으로 평가 되었다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2009.06a
• /
• pp.446-446
• /
• 2009

표면 패시베이션 기술로 이용되는 수소화된 실리콘 질화막은 제조원가의 절감을 위한 실리콘 기판재료의 두께 감소에 따른 특성상의 문제점을 해결하기 위해 중요한 영향을 미치는 요소이다. 실리콘 질화막은 강한 기계적 강도, 우수한 유전적 특성, 수문에 의한 부식과 유동적 이온에 대한 우수한 저항력 때문에, 반도체 소자 산업에서 널리 사용되고 있다. 수소화된 실리콘 질화막은 반사방지 특성과 함께 표면 패시베이션의 질을 향상시킬 수 있다. 굴절률 1.9 ~ 2.3 범위에서 쉽게 변화 가능한 수소화된 실리콘 질화막은 굴절률 1.4 ~ 1.5 사이의 열적 산화막 보다 효과적인 반사방지막이다. 수소화된 실리콘 질화막을 사용한 태양전지에서는 효율을 높이기 위해서 기판 표면에서의 케리어 재결합이 억제되어져야한다. 또한, 수소화된 실리콘 질화막은 최적화된 두께와 굴절률을 가져야한다. 본 연구에서는 고효율 태양전지에 적용하기 위해 반송자 수명이 향상된 수소화된 실리콘 질화막을 플라즈마 화학 기상 증착법을 이용하여 증착하였다. 박막은 $250^{\circ}C\;{\sim}\;450^{\circ}C$에서 증착되었으며 증착된 박막은 1.94 to 2.05 굴절률 값을 가지고 있다. 반송자 수명을 증가시키기 위해 $650^{\circ}C\;{\sim}\;950^{\circ}C$에서 어닐링 하였고 반송자 수명을 측정하여 패시베이션 특성을 분석하였다. 수소화된 실리콘 질화막은 $850^{\circ}C$의 어닐링 온도와 굴절률 2.0 조건에서 가장 좋은 반송자 수명을 나타냈다.

• Korean Journal of Materials Research
• /
• v.4 no.1
• /
• pp.63-74
• /
• 1994

The ultrathin oxide films less than 100$\AA$ were grown by thermal oxidation in $N_2O$ ambient to improve the controllability of thickness, thickness uniformity, process reproducibility and their electrical properties. Oxidation rate was reduced significantly at very thin region due to the formation of oxynitride layer in $N_2O$ ambient and moreover nitridation of the oxide layer was simultaneously accompanied during growth. The nitrogen incorporation in the grown oxide layer was characterized with the wet chemical etch-rate and ESCA analysis of the grown oxide layer. All the oxides thin films grown in $N_2O$, pure and dilute $O_2$ ambients show Fowler-Nordheim electrical conduction. The electrical characteristics of thin oxide films grown in $N_2O$ such as leakage current, electrical breakdown, interface trap density generation due to the injected electron and reliability were better than those in pure or dilute ambient. These improved properties can be explained by the fact that the weak Si-0 bond is reduced by stress relaxation during oxidation and replacement by strong Si-N bond, and thus the trap sites are reduced.

• Korean Journal of Materials Research
• /
• v.3 no.4
• /
• pp.352-360
• /
• 1993

A nitride layer was df'posited on the thermal oxide layer by LPCVD process. ONO(oxidenitricle oxide) capacitors with various thickness of component layer wore fabricated by wet reoxidation of the nitride with and without anrwalmg treatment and their properties were investigated. As a result of observation on the refrative index and etching behavior of the ONO fIlms, the nitride layer OF 40 A thick ness was not so dense that the bottom oxide during the reoxidation process and the capability of securing the capacitance decreased. The conduction current in the ONO multl-Iayer dielctric film was reduced as the bottom(or top) oxide layer became thicker. However, in the case of oxide with thickness more than 50A, it merely plays a factor of reduction in capacitance, and the effect of barrier for hole injection was not so much increased. Annealing of the nitride laypr bpfore reoxidation did not show a grpat effects on the refractive index and capacitance of the film, however, the annealing process increased the breakdown voltage by 2${\cdot}$V.

• Proceedings of the KIEE Conference
• /
• 2002.11a
• /
• pp.134-136
• /
• 2002

유리기판 위에서 제작된 다결정 실리콘 TFT(Thin Film Transistor) 에서는 열전도율이 낮은 실리콘 산화막 같은 물질이 사용되기 때문에 열에 대해서 낮은 임계점을 갖는다. 이로 인하여. 게이트와 드레인에 높은 전압이 걸리는 조건에서 동작시킬 경우에는 다결정 실리콘 TFT에서의 열화 현상이 두드러지게 나타나게 된다. 그러나, 열전도율이 실리콘 산화막(SiO2) 보다 열배 이상 높은 실리콘 질화막(SiNx)을 ILD(inter-layer dielectric) 재료로 사용했을 때 같은 스트레스 조건에서 다결정 실리콘의 신뢰성이 개선되는 것을 확인할 수 있었다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2003.03a
• /
• pp.129-129
• /
• 2003

최근에 능동 영역 액정 표시 소자(Active Matrix Liquid Crystal Display, AMLCD)에서 고해상도와 빠른 응답속도를 요구하게 되면서부터 다결정 실리콘(poly-Si) 박막 트랜지스터(Thin Film Transistor, TFT)가 쓰이게 되었다. 그리고 일반적으로 디스플레이의 기판을 상대적으로 저가의 유리를 사용하기 때문에 저온 공정이 필수적이다. 따라서 새로운 저온 결정화 방법과 부가적으로 최근 디스플레이 개발 동향 중 하나인 대화면에 적용 가능한 공정인 금속유도 결정화 (Silicide Mediated Crystallization, SMC)가 연구되고 있다. 이 소자는 top-gated coplanar구조로 설계되었다. (그림 1)(100) 실리콘 웨이퍼위에 3000$\AA$의 열산화막을 올리고, LPCVD로 55$0^{\circ}C$에서 비정질 실리콘(a-Si:H) 박막을 550$\AA$ 증착 시켰다. 그리고 시편은 SMC 방법으로 결정화 시켜 TEM(Transmission Electron Microscopy)으로 SMC 다결정 실리콘을 분석하였다. 그 위에 TFT의 게이트 산화막을 열산화막 만큼 우수한 TEOS(Tetraethoxysilane)소스로 사용하여 실리콘 산화막을 1000$\AA$ 형성하였고 게이트는 3000$\AA$ 두께로 몰리브덴을 스퍼터링을 통하여 형성하였다. 이 다결정 실리콘은 3$\times$10^15 cm^-2의 보론(B)을 도핑시켰다. 채널, 소스, 드래인을 정의하기 위해 플라즈마 식각이 이루어 졌으며, 실리콘 산화막과 실리콘 질화막으로 passivation하고, 알루미늄으로 전극을 형성하였다 그리고 마지막에 TFT의 출력특성과 전이특성을 측정함으로써 threshold voltage, the subthreshold slope 와 the field effect mobility를 계산하였다.

• Electrical & Electronic Materials
• /
• v.9 no.5
• /
• pp.476-482
• /
• 1996

The multi-dielectric layer SiO$_{2}$/Si$_{3}$N$_{4}$/SiO$_{2}$(ONO) is used to improve electrical capacitance and to scale down the memory device. In this paper, improvement of the capacitance by reducing the bottom oxide thickness in the nitride deposition with load lock(L/L) vacuum system is studied. Bottom oxide thickness under the nitride layer is measured by ellipsometer both in L/L and non-L/L systems. Both results are in the range of 3-10.angs. and 10-15.angs., respectively, independent of the nitride and top oxide thickness. Effective thickness and cell capacitance for SONOS capacitor are in the range of 50-52.angs. and 35-37fF respectively in the case of nitride 70.angs. in L/L vacuum system. Compared with non-L/L system, the bottom oxide thickness in the case of L/L system decreases while cell capacitance increases about 4 fF. The results obtained in this study are also applicable to ONO scaling in the thin bottom oxide region of memory stacked capacitor.

• Proceedings of the Korean Vacuum Society Conference
• /
• 1999.07a
• /
• pp.151-151
• /
• 1999

금속-산화막-반도체(MOS) 소자를 이용하는 집적회로의 발전은 게이트 금속의 규격 감소를 필요로 한다. 규격감소에 따른 저항 증가가 중요한 문제점으로 대두되었으며, 그동안 여러 연구자들에 의하여 금속 게이트에 관련된 연구가 진행되어 왔다. 특히 저항이 낮으며 녹는점이 매우 높은 내화성금속(refractory metal)인 텅스텐(tungsten, W)이 차세대 MOS 소자의 유력한 대체 게이트 금속으로 제안되었다. 텅스텐은 스퍼터링(sputtering)과 화학기상 증착(CVD) 방식을 이용하여 성장시킬 수 있다. 스퍼터링에 의한 텅스텐 증착은 산화막과의 접착성은 우수한 반면에 증착과정 동안에 게이트 산화막(SiO2)에 손상을 주어 게이트 산화막의 특성을 열화시킬 수 있다. 반면, 화학기상 증차에 의한 텅스텐 성장은 스퍼터링보다 증착막의 저항이 상대적으로 낮으나 산화막과의 접착성이 좋지 않은 문제를 해결하여야 한다. 본 연구에서는 감압 화학기상 증착(LPCVD)방식을 이용하여 텅스텐 게이트 금속을 100~150$\AA$ 두께의 게이트 산화막(SiO2 또는 N2O 질화막)위에 증착하여 물리 및 전기적 특성을 분석하였다. 물리적 분석을 위하여 XRD, SEM 및 저항등이 증착 조건에 따라서 측정되었으며, 텅스텐 게이트로 구성된 MOS 캐패시터를 제작하여 절연 파괴 강도, 전하 포획 메커니즘 등과 같은 전기적 특성 분석을 실시하였다. 특히 텅스텐의 접착성을 증착조건의 변화에 따라서 분석하였다. 텅스텐 박막의 SiO2와의 접착성은 스카치 테이프 테스트를 실시하여 조사되었고, 증착시의 기판의 온도에 민감하게 반응하는 것을 알 수 있었다. 또한, 40$0^{\circ}C$ 이상에서 안정한 것을 볼 수 있었다. 텅스텐 박막은 $\alpha$ 및 $\beta$-W 구조를 가질 수 있으나 본 연구에서 성장된 텅스텐은 $\alpha$-W 구조를 가지는 것을 XRD 측정으로 확인하였다. 성장된 텅스텐 박막의 저항은 구조에 따라서 변화되는 것으로 알려져 있다. 증착조건에 따른 저항의 변화는 SiH4 대 WF6의 가스비, 증착온도에 따라서 변화하였다. 특히 온도가 40$0^{\circ}C$ 이상, SiH4/WF6의 비가 0.2일 경우 텅스텐을 증착시킨 후에 열처리를 거치지 않은 경우에도 기존에 발표된 저항률인 10$\mu$$\Omega$.cm 대의 값을 얻을 수 있었다. 본 연구를 통하여 산화막과의 접착성 문제를 해결하고 낮은 저항을 얻을 수 있었으나, 텅스텐 박막의 성장과정에 의한 게이트 산화막의 열화는 심각학 문제를 야기하였다. 즉, LPCVD 과정에서 발생한 불소 또는 불소 화합물이 게이트의 산화막에 결함을 발생시킴을 확인하였다. 향후, 불소에 의한 게이트 산화막의 열화를 최소화시킬 수 있는 공정 조건의 최저고하 또는 대체게이트 산화막이 적용될 경우, 개발된 연구 결과를 산업체로 이전할 수 있는 가능성이 높을 것을 기대된다.

• Journal of the Korean Institute of Telematics and Electronics A
• /
• v.29A no.8
• /
• pp.56-62
• /
• 1992

This paper is analyzed the charge trapping and electrical properties of 0(Oxide), NO(Nitrided oxide) and ONO(Reoxidized nitrided oxide) as dielectric films in MIS structures. We have processed bottom oxide and top oxide by the thermal method, and nitride(Si$_{3}N_{4}$) by the LPCVD(Low Pressure Chemical Vapor Deposition) method on P-type(100) Silicon wafer. We have studied the charge trapping properties of the dielectrics by using a computer controlled DLTS system. All of the dielectric films are shown peak nearly at 300K. Those are bulk traps. Many trap densities which is detected in NO films, but traps. Many trap densities which is detected in NO films. Varing the nitride thickness, the trap densities of thinner nitride is decreased than the thicker nitride. Finally we have found that trap densities of ONO films is affected by nitride thickness.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.135-135
• /
• 2011

최근, 아이팟, 아이패드, 스마트폰 등의 휴대정보 기기의 수요가 급격히 증가하면서, 고집적성(테라비트급), 초소형, 초고속성, 고신뢰성을 확보할 수 있는 나노스케일(nano-scale)의 비휘발성 메모리(Non-volatile Memory; NVM) 소자 개발에 많은 연구가 집중되고 있다. 현재, 기존 CMOS 반도체 공정과 호환성이 우수하면서 고집적성의 특성이 가능한 전하트랩 플래시(Chrage Trap Flash : CTF) 메모리 소자가 차세대 비휘발성 메모리로써 각광 받고 있다. 하지만, 이러한 CTF 소자가 32 nm 이하로 스케일 다운이 되면서, ONO 층의 크기와 두께가 상당히 작고 얇아짐에 따라, 메모리 트랩수가 상당히 줄어들기 때문에 프로그램/소거 상태를 인지하는 메모리 윈도우의 마진을 확보하는데 어려움이 있다. 본 논문에서는 500 nm 크기를 갖는 폴리스티렌 비드(bead)를 이용한 나노 리소그래피 공정으로 질화막 표면에 roughness를 주어, 질화막과 블로킹 산화막의 경계면에 메모리 트랩의 표면적이 증가시켜, 메모리 윈도우 증가와 프로그램 속도를 개선을 구현하였다.