• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.37-37
• /
• 2011

반도체 칩의 빠른 성장에는 Si을 기본으로 한 산화막 또는 질화막 재료의 공헌이 크다. 하나의 반도체 소자를 만드는 데 있어, 산화막(SiO2)과 질화막(Si3N4)은 각각 다양한 두께와 다양한 방법으로 제조되고 있기 때문이다. 또한 차세대 소자제작을 위해 사용되는 미세 patterning 방법으로 dual patterning 방법을 사용하는데 이는 ALD나 CVD를 이용한 저온 SiO2 증착공정을 기반으로 하고 있다. 이러한 Si 기반 소재 개발이나 공정개발을 위해 많은 Si 전구체가 개발되어지고 있지만 적합한 전구체를 선별하기는 어려운 실정이다. 본 연구에서는 FT-IR (Fourier transform-infrared)을 이용하여 개발된 전구체의 기상안전성 및 반응성을 실시간으로 진단하여 기존의 전구체와의 차별성을 확인하고 우수한 전구체를 선별하기 위한 연구를 진행하였다. 이를 위해 특별히 제작된 가스셀을 사용하여 열 및 플라즈마 상태변화에서의 분자상태 변형을 진단하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2005.08a
• /
• pp.96-96
• /
• 2005

• Korean Journal of Materials Research
• /
• v.4 no.6
• /
• pp.662-668
• /
• 1994

The physical and electrical characteristics of sub-l0nm thick capacitor dielectrics formed by wet oxidation of silicon nitride(oxide/nitride composite) and by removing the top oxide of oxidized silicon nitride(0xynitride) are described. For the capacitors with an oxide/nitride composite layer, the capacitance decreases sharply, but the breakdown field increases with an increase in the wet oxidation time at $900^{\circ}C$. For the capacitors with oxynitride layers, the values of both the capacitance and the breakdown field increase with increasing wet oxidation time. The reduction of effective thickness and the improved quality of oxynitride film are responsible for the improved capacitance and increased breakdown fields, respectively. In addition, intrinsic TDDB characteristics and early breakdown failure rate of oxynitride film are improved with increasing oxidation time. Consequently, the oxynitride film is suitable for dynamic memories as a thin dielectric film.

• Journal of the Korean Vacuum Society
• /
• v.3 no.3
• /
• pp.322-330
• /
• 1994

다결정실리콘 위에 저압 화학 증착법으로 비정질 WSix를 증착시킨 후에 질소 분위기, 87$0^{\circ}C$ 온 도에서 2시간 동안 열처리를 실시하여 결정화를 이룩한 다음 표면의 산화막을 희석된 불산용액으로 제 거한 후 산화를 실시하면 이상산화막이 형성이 되었다. 이와 같은 이상산화막 형성은 산화 공정전에 P 또는 As 이온 주입을 실시함으로써 억제되고 있었으며 P이온 주입 처리가 As 이온조입보다 이상산화 막 발생 억제에 보다 효율적임이 확인되었다. P이온 주입처리가 보다 효과적인 것은 산화시 산화막내에 형성되는 P2O5 가 산화막의 용융점을 크게 낮추어 양질의 산화막을 형성하는 데 기인하는 것으로 여겨 진다. 마지막으로 이온주입 처리에 의하여 비정질화된 텅스텐 실리사이드 표묘의 산화 기구에 대하여 제안하였다.

• Electrical & Electronic Materials
• /
• v.6 no.1
• /
• pp.55-62
• /
• 1993

수소 관련된 species를 포함하지 않고 자기제한특성으로 초박막 성장을 용이하게 제어할 수 있는 N$_{2}$O 가스 분위기에서 실리콘의 산화는 질화된 산화막의 재산화공정 보다 훨씬 간단한 공정이다. N$_{2}$O산화로 형성된 Si-SiO$_{2}$ 계면에서 nitrogen-rich층은 산화막 구조를 강화할 뿐만 아니라 게이트 유전체의 질을 개선하고 산화율을 감소시키는 산화제의 확산 장벽으로 작용한다. 초박막 oxynitride 게이트 유전체가 종래의 열산화 방법으로 제작되었고 oxynitride막의 특성이 AES와 I-V 특성 측정의 결과를 분석하여 연구하였다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2007.04a
• /
• pp.14-15
• /
• 2007

MAHA PECVD(Plasma Enhanced Chemical Vapor Deposition) 설비는 반도체 소자업체의 200mm와 300mm 생산 라인에서 실리콘 산화막 및 실리콘 질화막을 증착하고 있는 (주)아토의 주력 반도체 전공정 설비이다. MAHA PECVD 설비는 2002년 소자업체에서 TEOS 산화막 공정에 대한 양산검증을 확보한 이후 현재까지 64 시스템이 제작되어 소자업체의 생산 라인에서 가동 중에 있다.

• Journal of the Korean Crystal Growth and Crystal Technology
• /
• v.12 no.6
• /
• pp.304-310
• /
• 2002

Novel charge trap type memory devices with reoxidized oxynitride gate dielectrics made by NO annealing and reoxidation process of initial oxide on substrate have been fabricated using 0.35 $\mu \textrm{m}$ retrograde twin well CMOS process. The feasibility for application as NVSM memory device and characteristics of traps have been investigated. For the fabrication of gate dielectric, initial oxide layer was grown by wet oxidation at $800^{\circ}C$ and it was reoxidized by wet oxidation at $800^{\circ}C$ after NO annealing to form the nitride layer for charge trap region for 30 minutes at $850^{\circ}C$. The programming conditions are possible in 11 V, 500 $\mu \textrm{s}$ for program and -13 V, 1ms for erase operation. The maximum memory window is 2.28 V. The retention is over 20 years in program state and about 28 hours in erase state, and the endurance is over $3 \times 10^3$P/E cycles. The lateral distributions of interface trap density and memory trap density have been determined by the single junction charge pumping technique. The maximum interface trap density and memory trap density are $4.5 \times 10^{10} \textrm{cm}^2$ and $3.7\times 10^{18}/\textrm{cm}^3$ respectively. After $10^3$ P/E cycles, interlace trap density increases to $2.3\times 10^{12} \textrm{cm}^2$ but memory charges decreases.

• Journal of the Korean Vacuum Society
• /
• v.4 no.S1
• /
• pp.87-91
• /
• 1995

초고집적회로의 배선 금속으로 사용되는 알루미늄 합금은 치밀한 표면 산화막 때문에 화학증착법에 의하여 비어를 선택적으로 충전하기 힘들다. 본 연구에서는 기저층을 이용하여 비어에 선택적으로 화학증착함으로써 평탄화를 이루는 새로운 방법을 제안하였다. 알루미늄, 구리 등의 배선 금속, 팔라듐, 코발트 등의 금속, 기타 타이타늄 질화물 등의 기판에 대하여 화학증착 알루미늄의 특성과 실리콘 산화물간의 선택성을 평가하였으며 팔라듐, 코발트, 타이타늄 질화물 등을 기저층으로 사용한 경우에 낮은 비저항과 안정적인 선택적 비어 충전을 이룰 수 있었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.254-254
• /
• 2010

기존의 부유게이트를 이용한 플래시 메모리는 소자의 크기를 줄이는데 한계가 있기 때문에 이를 해결하기 위한 비휘발성 메모리 소자로 CTF가 큰 관심을 받고 있다. CTF 메모리 소자는 기존의 플래쉬 메모리 소자에 비해 쓰고 지우는 속도가 빠르고, 데이터의 저장 기간이 길며, 쓰고 지우는 동작에 의한 전계 스트레스에 잘 견뎌내는 장점을 가지고 있다. 최근 터널 장벽의 두께와 종류를 변화시킨 소자의 전기적 특성을 향상하기 위한 연구들은 많이 있었지만, 터널 장벽의 적층구조 변화에 대한 연구는 비교적 적다. 본 연구에서는 터널 장벽의 적층구조 변화에 따른 CTF 메모리 소자의 프로그램 동작 특성 변화에 대해 관찰하였다. 기존의 단일 산화막 (silicon oxide; O) 대신 산화막과 higk-k 물질인 질화막 (silicon nitride; N)을 조합하여 ON, NON, ONO로 터널 장벽의 여러 가지 적층 구조를 가진 소자를 설계하여 각 소자의 프로그램 동작 특성을 조사하였다. CTF 메모리 소자의 프로그램 동작 특성을 거리와 시간에 따른 연속방정식, Shockley-Read-Hall 유사 트랩 포획 방정식 및 푸아송 방정식을 유한차분법을 사용하여 수치해석으로 분석하였다. WKB 근사를 이용하여 인가된 전계의 크기에 따라 터널링 현상에 의해 트랩층으로 주입하는 전자의 양을 계산하였다. 또한, 터널 장벽의 적층구조 변화에 따른 트랩층의 전도대역과 트랩층 내부에 분포하는 전자의 양을 시간에 따라 계산하였다. 계산 결과에서 터널 장벽의 적층구조 변화가 CTF 메모리 소자의 프로그램 동작 특성에 미치는 영향을 알 수 있었다. 소자의 프로그램 동작 특성을 분석함으로써 CTF 메모리 소자에 적합한 터널 장벽의 구조를 알 수 있었다. 기존의 단일 산화막보다 얇아진 산화막의 두께와 낮은 질화막의 에너지 장벽 높이로 전자의 터널링 현상이 더 쉽게 일어나기 때문에 ON 구조로 터널 장벽을 적층한 CTF 메모리 소자의 프로그램 속도가 가장 빠르게 나타났다. 이러한 결과는 터널 장벽의 구조적 변화가 전자의 터널 효과에 미치는 영향을 이해하고 프로그램 동작 속도가 빠른 CTF 메모리 소자의 최적화에 도움을 줄 수 있다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2006.08a
• /
• pp.124-124
• /
• 2006