• 제목/요약/키워드: 질화막

검색결과 212건 처리시간 0.026초

습식 산화한 LPCVD Silicon Nitride층의 물리적, 전기적 특성 (Physical and Electrical Characteristics of Wet Oxidized LPCVD Silicon Nitride Films)

  • 이은구;박진성
    • 한국재료학회지
    • /
    • 제4권6호
    • /
    • pp.662-668
    • /
    • 1994
  • 실리콘 질화막을 습식 산화하여 제작한 산화막/질화막 복합층과 이 박막의 산화막을 식각하여 제작한 oxynitride 박막의 물리적, 전기적 특성을 기술하였다. $900^{\circ}C$에서 산화시간이 증가함에 따라 산화막/질화막의 경우에는 축전용량은 급격히 감소하였으나 절연 파괴전장은 증가하였다. Oxynitrite박막은 축전용량과 절연파괴 전장이 모두 증가하였다. Oxynitride박막의 경우 축전 용량의 증가와 절연 파괴 전장이 증가하였는데 이는 유효 주께 감소와 박막의 양질화에 기인하였다. 또한, 산화 시강의 증가에 따라 Oxynitride박막의 TDDB특성과 초기 불량율도 향상되었다. 결론적으로 Oxynitride박막은 dynamic기억소자의 유전체 박막으로 사용하기에 적합하였다.

  • PDF

Flash EEPROM의 Inter-Poly Dielectric 막의 새로운 구조에 관한 연구 (Study of the New Structure of Inter-Poly Dielectric Film of Flash EEPROM)

  • 신봉조;박근형
    • 전자공학회논문지D
    • /
    • 제36D권10호
    • /
    • pp.9-16
    • /
    • 1999
  • Flash EEPROM 셀에서 기존의 ONO 구조의 IPD를 사용하면 peripheral MOSFET의 게이트 산화막을 성장할 때에 사용되는 세정 공정을 인하여 ONO 막의 상층 산화막이 식각되어 전하 보존 특성이 크게 열화되었으나 IPD 공정에 ONON 막을 사용하면 그 세정 공정시에 상층 질화막이 상층 산호막이 식각되는 것을 방지시켜 줌으로 전하보존 특성이 크게 개선되었다. ONON IPD 막을 갖고 있는 Flash EEPROM 셀의 전화 보존 특성의 모델링을 위하여 여기서는 굽는(bake) 동안의 전하 손실로 인한 문턱전압 감소의 실험식으로 ${\Delta}V_t\; = \;{\beta}t^me^{-ea/kT}$을 사용하였으며, 측정 결과 ${\beta}$=184.7, m=0.224, Ea=0.31 eV의 값을 얻었다. 이러한 0.31 eV의 활성화 에너지 값은 굽기로 인한 문턱전압의 감소가 층간 질화막 내에서의 트립된 전자들의 이동에 의한 것임을 암시하고 있다. 한편, 그 모델을 사용한 전사 모사의 결과는 굽기의 thermal budget이 낮은 경우에 실험치와 잘 일치하였으나, 반면에 높은 경우에는 측정치가 전사 모사의 결과보다 훨씬 더 크게 나타났다. 이는 thermal budge가 높은 경우에는 프로그램시에 층간 질화막 내에 트립되어 누설전류의 흐름을 차단해 주었던 전자들이 빠져나감으로 인하여 터널링에 의한 누설전류가 발생하였기 때문으로 보여졌다. 이러한 누설전류의 발생을 차단하기 위해서는 ONON 막 중에서 층간 질화막의 두께는 가능한 얇게 하고 상층 산화막의 두께는 가능한 두껍게 하는 것이 요구된다.

  • PDF

Hot-Carrier 현상을 줄인 새로운 구조의 자기-정렬된 ESD MOSFET의 분석 (Analysis of a Novel Self-Aligned ESD MOSFET having Reduced Hot-Carrier Effects)

  • 김경환;장민우;최우영
    • 전자공학회논문지D
    • /
    • 제36D권5호
    • /
    • pp.21-28
    • /
    • 1999
  • Deep Submicron 영역에서 요구되는 고성능 소자로서 자기-정렬된 ESD(Elevated Source/Drain)구조의 MOSFET을 제안하였다. 제안된 ESD 구조는 일반적인 LDD(Lightly-Doped Drain)구조와는 달리 한번의 소오스/드레인 이온주입 과정이 필요하며, 건식 식각 방법을 적용하여 채널의 함몰 깊이를 조정할 수 있는 구조를 갖는다. 또한 제거가 가능한 질화막 측벽을 최종 질화막 측벽의 형성 이전에 선택적인 채널 이온주입을 위한 마스크로 활용하여 hot-carrier 현상을 감소시켰으며, 반전된 질화막 측벽을 사용하여 기존이 ESD 구조에서 문제시될 수 있는 자기-정렬의 문제를 해결하였다. 시뮬레이션 결과, 채널의 함몰 깊이 및 측벽의 넓이를 조정함으로써 충격이온화율(ⅠSUB/ID) 및 DIBL(Drain Induced Barrier Lowering) 현상을 효과적으로 감소시킬 수 있고, 유효채널 길이에 따라 차이가 있으나 두 번의 질화막 측벽을 사용함으로써 hot-carrier 현상이 개선될 수 있음을 확인하였다.

  • PDF

NMOSFET의 제조를 위한 습식산화막과 질화산화막 특성에 관한 연구 (A Study on Characteristics of Wet Oxide Gate and Nitride Oxide Gate for Fabrication of NMOSFET)

  • 김환석;이천희
    • 정보처리학회논문지A
    • /
    • 제15A권4호
    • /
    • pp.211-216
    • /
    • 2008
  • 본 논문에서는 핫 케리어 효과, 항복전압 전하, 트랜지스터 Id Vg 특성곡선, 전하 트래핑, SILC와 같은 특성들을 비교하기 위하여 HP 4145 디바이스 테스터를 사용하여 습식 산화막과 질화 산화막으로된 $0.2{\mu}m$ NMOSFET를 만들어 측정하였다. 그 결과 질화 산화막으로 만들어진 디바이스가 핫 케리어 수명(질화 산화막은 30년 이상인 반면에 습식 산화막 소자는 0.1년임), Vg의 변화, 항복전압, 전계 시뮬레이션, 전하 트래핑면에서도 습식 산화막 소자보다 우수한 결과를 얻을 수 있었다.

저전압 플래시메모리를 위한 SONOS 비휘발성 반도체기억소자에 관한 연구 (A Study on SONOS Non-volatile Semiconductor Memory Devices for a Low Voltage Flash Memory)

  • 김병철;탁한호
    • 한국정보통신학회논문지
    • /
    • 제7권2호
    • /
    • pp.269-275
    • /
    • 2003
  • 저전압 프로그래밍이 가능한 플래시메모리를 실현하기 위하여 0.35$\mu\textrm{m}$ CMOS 공정 기술을 이용하여 터널링산화막, 질화막 그리고 블로킹산화막의 두께가 각각 2.4nm, 4.0nm, 2.5nm인 SONOS 트랜지스터를 제작하였으며, SONOS 메모리 셀의 면적은 1.32$\mu$$m^2$이었다. 질화막의 두께를 스케일링한 결과, 10V의 동작 전압에서 소거상태로부터 프로그램상태로, 반대로 프로그램상태에서 소거상태로 스위칭 하는데 50ms의 시간이 필요하였으며, 최대 메모리윈도우는 1.76V이었다. 그리고 질화막의 두께를 스케일링함에도 불구하고 10년 후에도 0.5V의 메모리 윈도우를 유지하였으며, 105회 이상의 프로그램/소거 반복동작이 가능함을 확인하였다. 마지막으로 부유게이트 소자에서 심각하게 발생하고있는 과도소거현상이 SONOS 소자에서는 나타나지 않았다.

나노 리소그래피를 이용한 고밀도 트랩을 갖는 비휘발성 메모리

  • 안호명;양지원;김희동;손정우;조원주;김태근
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2011년도 제40회 동계학술대회 초록집
    • /
    • pp.135-135
    • /
    • 2011
  • 최근, 아이팟, 아이패드, 스마트폰 등의 휴대정보 기기의 수요가 급격히 증가하면서, 고집적성(테라비트급), 초소형, 초고속성, 고신뢰성을 확보할 수 있는 나노스케일(nano-scale)의 비휘발성 메모리(Non-volatile Memory; NVM) 소자 개발에 많은 연구가 집중되고 있다. 현재, 기존 CMOS 반도체 공정과 호환성이 우수하면서 고집적성의 특성이 가능한 전하트랩 플래시(Chrage Trap Flash : CTF) 메모리 소자가 차세대 비휘발성 메모리로써 각광 받고 있다. 하지만, 이러한 CTF 소자가 32 nm 이하로 스케일 다운이 되면서, ONO 층의 크기와 두께가 상당히 작고 얇아짐에 따라, 메모리 트랩수가 상당히 줄어들기 때문에 프로그램/소거 상태를 인지하는 메모리 윈도우의 마진을 확보하는데 어려움이 있다. 본 논문에서는 500 nm 크기를 갖는 폴리스티렌 비드(bead)를 이용한 나노 리소그래피 공정으로 질화막 표면에 roughness를 주어, 질화막과 블로킹 산화막의 경계면에 메모리 트랩의 표면적이 증가시켜, 메모리 윈도우 증가와 프로그램 속도를 개선을 구현하였다.

  • PDF

$SiH_2Cl_2와 NH_3$를 이용하여 원자층 증착법으로 형성된 실리콘 질화막의 특성 (The Characteristics of silicon nitride thin films prepared by atomic layer deposition method using $SiH_2Cl_2 and NH_3$)

  • 김운중;한창희;나사균;이연승;이원준
    • 한국진공학회지
    • /
    • 제13권3호
    • /
    • pp.114-119
    • /
    • 2004
  • Si 원료물질로 $SiH_2Cl_2$, N 원료물질로 $NH_3$를 사용하여 증착온도 $550^{\circ}C$에서 P-type Si (100) 기판위에 실리콘 질화막을 원자층 증착 방법으로 형성하고 물리적, 전기적 특성을 평가하였다. 증착된 박막의 두께는 증착 주기의 횟수에 대해 선형적으로 증가하였고, Si와 N 원료물질의 공급량이 $3.0\times10^{9}$ L 일 때 0.13 nm/cycle의 박막 성장속도를 얻을 수 있었다. 원자층 증착된 박막의 물리적 특성을 기존의 저압화학증착 방법에 의해 증착된 박막과 비교한 결과, 원자층 증착 방법을 사용함으로써 기존의 방법보다 증착온도를 $200 ^{\circ}C$이상 낮추면서도 굴절률 및 습식에칭 속도 측면에서 유사한 물성을 가진 실리콘 질화막을 형성할 수 있었다. 특히, 원자층 증착된 박막의 누설 전류밀도는 3 MV/cm의 전기장에서 0.79 nA/$\textrm{cm}^2$로서 저압화학증착 방법에 의해 증착된 질화막의 6.95 nA/$\textrm{cm}^2$보다 우수하였다.