• 제목/요약/키워드: 직렬 RLC 회로

검색결과 7건 처리시간 0.018초

직렬 RLC 입력 정합 및 저항 궤환 회로를 이용한 6.2~9.7 GHz 광대역 저잡음 증폭기 설계 (6.2~9.7 GHz Wideband Low-Noise Amplifier Using Series RLC Input Matching and Resistive Feedback)

  • 박지안;조춘식
    • 한국전자파학회논문지
    • /
    • 제24권11호
    • /
    • pp.1098-1103
    • /
    • 2013
  • 본 논문은 직렬 RLC 정합과 저항 궤환 회로를 이용하여 설계한 중심 주파수 8 GHz를 갖는 저잡음 증폭기를 제안한다. 제안하는 LNA는 입력 정합에 Degenerate inductor를 사용하여 $S_{21}$이 넓은 대역폭을 지니고 있고, 병렬로 구성된 회로를 직렬 공진 회로로 변환함으로써 입력 정합 회로를 등가회로로 축약하여 해석을 하였다. 저항 궤환 회로와 입력 RLC 정합이 모두 사용되어 제안하는 LNA는 최대 8.5 dB의 $S_{21}$(-3 dB 대역폭은 약 3.5 GHz), 잡음 지수로 5.9 dB, IIP3로는 1.6 dBm 값을 가지며, 1.2 V에서 7 mA를 소모한다.

망(網)-마디혼합해석기법에 의한 대형회로망 해석 (Loop-node Analysis of Large-scale Network)

  • 황재호
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2000년도 하계학술대회 논문집 D
    • /
    • pp.3175-3177
    • /
    • 2000
  • 전압원과 전류원 및 RLC 수동소자들로 구성된 대형회로망에서 망(網)과 마디를 복합시킨 새로운 회로망 해석법을 제시하였다. 종래의 수식적 유도 과정이 불필요하며 도식적 추출에 의해 대형회로망을 간단히 해석한다 각 전원은 직렬 또는 병렬 임피던스를 반드시 수반하고 있지 않아도 무방하다. 망 설정과 마디 선정 과정에서의 전원 처리에 의해 회로망의 도형화 시켰고, 그로부터 행렬 형태의 부분 식을 도출하였다. 망해석법에 의한 방식과 마디해석법에 의한 기법이 가지전류방향 행렬에 의해 합성된다. 합성된 최종 식은 컴퓨터 몫이다.

  • PDF

전자기-열전달 연동 해석과 Ti-6Al-4V 합금 고주파 유도가열 실험에 대한 비교 분석에 관한 연구 (Comparative Study on the Electromagnetic-Heat Transfer Co-simulation Analysis and High Frequency Induction Heating of Ti-6Al-4V Alloy)

  • 배진기;최진규;조민구;이석순
    • 항공우주시스템공학회지
    • /
    • 제15권5호
    • /
    • pp.1-7
    • /
    • 2021
  • Ti-6Al-4V 티타늄 합금은 무게 대비 우수한 강도와 고온 강도 특성 때문에 수요가 증가하고 있지만 상온에서 낮은 성형성 때문에 고온으로 성형을 해야 한다. 현재 진행된 고온 성형 연구는 하부 금형을 가열하여 시편을 가열하는 방식이기 때문에 제약이 많다. 기존 고온 성형 방식과 다르게 제품을 국부적으로 가열할 수 있는 고주파 유도가열을 적용한다면 가공의 효율성을 높일 수 있을 것으로 예상된다. 또한 공정 기술 개발 시 신뢰도 높은 해석 기법으로 미리 공정을 시뮬레이션한다면 시간과 비용을 절약할 수 있다. 본 논문에서는 고주파 유도가열을 이용하여 Ti-6Al-4V 합금을 가열하였고 실험 결과와 전자기-열전달 연동 해석 결과를 비교하여 해석의 신뢰도를 판단하였다.

저항성 십자 표면 구조를 이용한 광대역 박형 흡수체 설계 (Design of Wideband Thin Absorber Using Resistive Cross-Shaped Surface Structures)

  • 이준호;김건영;이범선
    • 한국전자파학회논문지
    • /
    • 제26권3호
    • /
    • pp.311-316
    • /
    • 2015
  • 본 논문에서는 저항성 sheet를 이용한 광대역 박형 흡수체 설계법을 제안한다. 제안된 흡수체의 등가회로는 직렬 RLC 공진회로와 종단이 단락된 전송선으로 이루어진다. 이 등가회로를 바탕으로 임의의 설계주파수에서 흡수체가 ${\lambda}/4$보다 얇은 두께를 가지면서도, 광대역 흡수율 특성을 가지는 세가지 조건을 정리하였다. 수치해석을 통해 이를 동시에 만족하는 R, L, C 소자 값을 구했다. 구한 등가 R, L, C값은 특정한 chip 저항이나 표면저항을 가지는 십자 모양의 구조로써 구현이 가능하다. 이러한 설계법을 설계 중심주파수 3 GHz에서 적용해서 두께가 18.75 mm(전기적 길이 $67.5^{\circ}$)이고, 90 % 흡수율 기준으로 116 % 대역폭을 갖는 광대역 흡수체를 설계하였다.

개선된 Wheeler Cap 방식을 이용한 안테나 효율 측정 (Antenna Efficiency Measurement Using the Modified Wheeler Cap Method)

  • 조치현;추호성;박익모;강진섭
    • 한국전자파학회논문지
    • /
    • 제17권4호
    • /
    • pp.317-323
    • /
    • 2006
  • 기존의 Wheeler cap 방법은 안테나의 등가회로가 간단한 직렬 또는 병렬 RLC 회로로 나타날 경우 동작 주파수 부근에서 안테나의 효율을 정확하게 계산할 수 있지만, 안테나의 등가회로가 복잡한 형태로 나타날 경우에는 적용할 수 없는 단점을 가지고 있다. 본 논문에서는 기존 Wheeler cap 효율 측정 방법의 적용 조건과 그로 인하여 발생되는 문제점을 살펴보고, 고차회로를 기반으로 개선된 Wheeler cap 효율 측정방법을 제안하였다. 제안된 방법은 안테나의 동작원리가 복잡하더라도 넓은 주파수 범위에서 비교적 정확하게 안테나의 효율을 계산할 수 있다. 복잡한 손실구조를 가지는 몇 가지 안테나들의 효율을 개선된 방식을 이용하여 측정하고, 시뮬레이션 결과와 비교 검토하여 제안된 방법을 검증하였다.

원격 제어용 수동소자를 이용한 회로이론 원격 실험실 (A Remote Laboratory for Basic Electric Circuits Using Remotely Controlling Passive Devices)

  • 이유상;전재욱;문일현;양원석;임종식;안달;최관순
    • 한국산학기술학회논문지
    • /
    • 제8권2호
    • /
    • pp.324-332
    • /
    • 2007
  • 본 연구에서는 원격 실험실에서 사용될 수동소자인 저항, 인덕터, 캐패시터의 소자값을 원격으로 제어할 수 있는 소자를 개발하였으며, 이 소자를 이용한 회로이론 원격 실험실을 구현하였으며, 원격제어용 수동소자 R, L, C를 사용한 RLC 직렬회로 원격실험실의 예로 실험의 효용성을 보였다. 따라서 제안한 원격 실험실을 통해 학생들은 원격으로 다양한 소자값을 변경시켜가면서 실제 실험을 수행할 수 있게 되므로, 가상실험실이 안고 있는 실제 실험값을 얻을 수 없는 문제점을 해결할 수 있으며, 특히 학생 개개인이 실험할 수 없는 어떤 환경에서도 실험을 할 수 있는 환경을 제시하였다.

  • PDF

의료기기용 MedRadio 대역 저전력 저잡음 증폭기 (A MedRadio-Band Low Power Low Noise Amplifier for Medical Devices)

  • 김태종;권구덕
    • 전자공학회논문지
    • /
    • 제53권9호
    • /
    • pp.62-66
    • /
    • 2016
  • 본 논문에서는 의료기기용 MedRadio 대역의 저전력 저잡음 증폭기를 제안한다. 제안한 저잡음 증폭기는 전류 재사용 저항 피드백 증폭기 구조를 채택하여 $g_m$을 증폭시키고 소스 인덕터 없이 입력 매칭을 가능하도록 하였다. 추가적으로 제안한 직렬 저항, 인덕터, 커패시터 입력 매칭 네트워크의 Q-factor를 통해 저잡음 증폭기의 전압 이득을 증가시켜 잡음 지수를 최소화 했다. 로드저항이 없는 구조를 채택하여 낮은 전원 전압으로 전력 소모를 줄였다. 제안한 MedRadio 대역 저전력 저잡음 증폭기는 $0.13{\mu}m$ CMOS 공정을 사용하여 설계하였고, 전원 전압 1 V에서 0.18 mA의 전류를 소모하면서 0.85 dB의 잡음 지수, 30 dB의 전압 이득, -7.9 dBm의 IIP3의 성능을 보인다.