• 한국위성정보통신학회논문지
• /
• 제1권2호
• /
• pp.95-100
• /
• 2006

통신해양기상위성의 전력계는 향상된 Eurostar 3000 버전에 바탕을 두고 있다. Eurostar 3000 전력계는 정상상태 또는 하나의 결함에서도 자율적으로 동작하며 높은 수준의 재구성 능력 및 유연성을 제공한다. 본 논문에서는 통신해양기상위성 전력계 예비설계 결과를 소개한다. 통신해양기상위성 전력계는 하나의 배터리, 태양전지어레이 윙, 전력공급기, 파이로 유닛 및 태양전지어레이 구동기 그리고 릴레이 및 퓨즈 브래킷 들로 구성된다. 통신해양기상위성 전력계는 3 kW의 버스 전력을 제공할 수 있다. 태양전지어레이는 2개의 태양전지판으로 구성된 전개할 수 있는 윙으로 구성된다. 태양전지는 GaAs/Ge 3중 접합 셀로 선정되었다. Li-ion 배터리는 10개의 직렬 연결된 셀 모듈로 구성되며 각 모듈은 셀 5개가 병렬로 연결된다. 전력공급기는 태양전지어레이 및 배터리와 함께 50 V로 완전 정류된 하나의 전력 버스를 생성한다. 전력 버스는 릴레이 및 퓨즈 브래킷 들에 의해 중앙 집중되어 보호되고 분배된다. 파이로 유닛은 점화 작동기 장치로 전력을 공급한다. 태양전지어레이는 자세제어계의 제어로 태양전지어레이 구동기에 의해 회전된다. 전력계의 제어 및 감시는, 특히 배터리, 전력공급기와 탑재 소프트웨어의 결합으로 수행된다.

• KEPCO Journal on Electric Power and Energy
• /
• 제2권4호
• /
• pp.609-613
• /
• 2016

전기자동차 배터리 셀들 간의 불균형 충전 문제를 해결하기 위해, 직병렬 하이브리드 충전 구조를 개발하였다. 이 방법은 직렬 부분에 의해 주 충전이 수행되며 병렬 부분에 의해 밸런싱이 수행되는데, 이 때, 직렬 부분은 부피가 크고 무겁지만 병렬 부분은 직렬 부분보다 작고 가볍다. 개별 배터리 셀 전압을 측정하기 위한 센서 어레이, 듀티비 제어를 포함한 IGBT, 그리고 배터리 관리 시스템은 제안된 시스템의 핵심 요소이다.

• 대한전자공학회논문지SD
• /
• 제37권2호
• /
• pp.78-84
• /
• 2000

비터비 복호기는 직렬 복호 방식과 병렬 복호 방식 2 가지로 분류할 수 있다. 병렬 비터비 복호기는 직렬비터비 복호기에 비해 보다 높은 데이타율을 얻을 수 있다. 본 논문에서는 고속 멀티미디어 통신을 위한 병렬 비티비 복호기 구조를 설계하고 구현한다. 설계한 비터비 복호기는 고속 동작을 위해 64개의PE(Processing Element)를 사용해 한 클럭에 처리가 가능하도록 하였다. 또한 파이프라인 스테이지를 갖는 시스톨릭 어레이 구조의 TB(Traceback) 블럭을 설계하였다. 본 논문에서 설계한 비터비 복호기는 puncturing을 통해 부호율 1/2, 2/3, 3/4, 5/6, 7/8을 지원한다. Verilog 모델을 구현하였고 0.6㎛ Samsung KG75000 SOG 셀 라이브러리를 이용하여 논리합성을 수행하였다. 구현된 비터비 복호기는 약100,400 게이트이며 동작 속도는 worst case에서 70㎒로 기존 상용 칩들보다 빠르다.

• 대한기계학회논문집A
• /
• 제33권5호
• /
• pp.469-473
• /
• 2009

We present high-voltage liquid-electrolyte microbatteries, inspired from the high-voltage generation mechanism of electric eels using serially connected multiple-cell arrays. In the microbatteries, we purge air into the electrolyte filled in a channel layer to isolate serially connected multiple cell arrays using three surface-tension valves (cell-front, outlet, and cell-end valves). Compared to the previous multi-cell stack or interconnection, present microbatteries provide a reduced multi-cell charging time. We have designed and characterized four different prototypes C1, C10, C20, and C40 having 1, 10, 20, and 40 cells, respectively. In the experimental study, the threshold pressures of cell-front, outlet, and cell-end valves were measured as $460{\pm}47$, $1,000{\pm}53$, and $2,800{\pm}170$ Pa, respectively. The average charging time for C40 was measured as $26.8{\pm}4.9$ seconds where the electrolyte and air flow-rates are 100 and $10{\mu}l/min$, respectively. Microbatteries showed the maximum voltage of 12 V (C40), the maximum power density of $110{\mu}W/cm^2$ (C40), and the maximum power capacity of $2.1{\mu}Ah/cm^2$ (C40). We also proposed a tapered-channel to remove the reaction gas from the cell chamber using a surface tension effect. The present microbatteries are applicable to high-voltage portable power devices.

• 전자공학회논문지SC
• /
• 제37권1호
• /
• pp.40-48
• /
• 2000

저전압 저전력 신호 처리를 위한 새로운 바이폴라 선형 트랜스컨덕터와 이것을 이용한 연산 트랜스컨덕턴스 증폭기를 제안한다. 이 트랜스컨덕터는 이미터 디제네레이션 저항을 갖는 npn 차동쌍과 이 차동쌍에 직렬로 연결된 pnp 차동쌍으로 구성된다. 이 구성에서 넓은 선형성과 온도 안정성을 위해 pnp 차동쌍의 바이어스 전류는 npn 차동쌍의 출력 전류를 사용하고 있다. 제안한 OTA는 선형 트랜스컨덕터와 세 개의 전류 미러를 갖는 트랜스리니어 전류 셀로 구성된다. 제안된 트랜스컨덕터는 종래의 그것과 비교하였을 때 우수한 선형성과 저전압 저전력 특성을 갖는다. 실험 결과, 50 ${\mu}S$의 트랜스컨덕턴스를 갖는 트랜스컨덕턴스가 공급 전압 ${\pm}$3V에서 입력 전압 범위가 -2V에서 +2V 사이에 ${\pm}$0.06% 보다 작은 선형 오차를 갖는다. 전력 소비는 2.44 mW이다. 25 ${\mu}S$의 트랜스컨덕턴스를 갖는 OTA 시작품을 바이폴라 트렌지스터 어레이를 가지고 만들었다. OTA의 선형성은 제안한 트랜스컨덕터와 같다. OTA 회로는 또한 0.5 S/A의 감도로 바이어스 전류 변화에따라 4-디케이드(decade)에 걸쳐서 선형적인 트랜스컨덕턴스를 갖는다.

• 정보보호학회논문지
• /
• 제10권4호
• /
• pp.81-93
• /
• 2000

본 논문에서는 RSA 암호 시스템의 핵심 연산인 모듈로 멱승의 처리속도를 향상시키기 위한 방법으로 하이래딕스 (High-Radix) 연산 방식과 CRT(Chinese Remainder Theorem)를 적용한 새로운 하드웨어 구조를 제안한다. 모듈로 멱승의 기본 연산인 모듈로 곱셈은 16진 연산 방법을 사용하여 PE(Processing Element)의 개수를 1/4고 줄임으로써, 기존의 이 진 연산 방식에 비해 클럭 수차 파이프라이닝 플립플롭의 지연시간을 1/4로 줄였다. 복호화시에는 합성수인 계수 N 의 인수, p, q를 알고 있는 점을 이용하여 속도를 향상시키는 일반적인 방법인 CRT 알고리즘을 적용하였다. 즉, s비트 의 키에 대해, s/2비트 모듈로 곱셈기 두 개를 병렬로 동시 수행함으로써 처리 속도를 CRT를 사용하지 않을 때보다 4 배정도 향상시켰다. 암호화의 경우는 두 개의 s/2비트 모듈로 곱셈기를 직렬로 연결하여 s/비트에 대한 연산이 가능하도록 하였으며 공개키는 E는 17비트까지의 지수를 허용하여 빠른 속도를 유지하였다. 모듈로 곱셈은 몽고메리 알고리즘을 변형하여 사용하였으며, 그 내부 계산 구조를 보여주는 데이터 종속 그래프(Dependence Graph)를 수평으로 매핑하여 1차원 선형 어레이 구조로 구성하였다. 그 결과 삼성 0.5um CMOS 스탠다드 셀 라이브러리를 근거로 산출한 때, 1024 비트 RSA 연산에 대해서 160Mhz의 클럭 주파수로 암호화 시에 15Mbps, 복호화 시에 1.22Mbs의 성능을 가질 것으로 예측되며, 이러한 성능은 지금가지 발표된 국내의의 어느 논문보다도 빠른 RSA 처리 시간이다.