• Title/Summary/Keyword: 직렬화

Search Result 314, Processing Time 0.028 seconds

A Study on the design and implementation of serial communication using only one pin (단일 핀을 이용한 직렬 통신 설계 및 구현에 관한 연구)

  • Park, Sang-Bong;Heo, Jeong-Hwa
    • The Journal of the Convergence on Culture Technology
    • /
    • v.1 no.3
    • /
    • pp.83-85
    • /
    • 2015
  • It has been increased that communicate each other things such as consumer electronics, mobile equipments and wearable computer with serial communication protocol. The conventional method of SPI and I2C high speed serial communication is widely used with 2 pin of clock and data pin. It has been more important than the speed of data transfer to simplify the hardware structure because the IoT components is reduced the hardware complexity. In this paper, we describe the protocol and implementation of serial data transfer with only one pin. The proposed protocol is suitable for the mobile products that send and receive the small amount of data with low speed and low power consumption.

Buck-Flyback Stand-alone PV System for charge balancing with Differential Power Processor circuit (차동전력조절기 회로를 적용한 독립형 태양광 벅-플라이백 전하균등화 회로)

  • Park, Jeong-Hyun;Park, Joung-Hu
    • Proceedings of the KIPE Conference
    • /
    • 2015.11a
    • /
    • pp.31-32
    • /
    • 2015
  • 본 논문에서는 전하 균등화를 해주는 동시에 차동전력조절 방식(Differential Power Processing, DPP)을 추가하여 최대 전력점(Maximum Power Point, MPP)을 추종하는 회로를 제안한다. 이를 통하여 본 논문에서는 PV모듈을 제어를 하고, 동시에 벅-플라이백 컨버터를 이용하여 전하 균등화를 할 수 있다. 본 논문에서의 전력조절기는 포워드컨버터로 구성 되어 있고, 주 컨버터인 전하균등화회로는 벅-플라이백컨버터로 구성하였다. 컨버터의 입력은 PV모듈을 직렬로 연결, 출력은 배터리를 직렬로 연결하여 제안한 기능을 구현하였다. 이에 따른 조건을 수식으로 증명하였다.

  • PDF

Concurrency Control with Dynamic Adjustment of Serialization Order in Multilevel Secure DBMS (다단계 보안 데이타베이스에서 직렬화 순서의 동적 재조정을 사용한 병행수행 제어 기법)

  • Kim, Myung-Eun;Park, Seok
    • Journal of the Korea Institute of Information Security & Cryptology
    • /
    • v.9 no.1
    • /
    • pp.15-28
    • /
    • 1999
  • In Multilevel Secure Database Management System(MLS/DBMS), we assume that system has a security clearance level for each user and a classification level for each data item in system and the objective of these systems is to protect secure information from unauthorized user. Many algorithms which have been researched have focus on removing covert channel by modifying conventional lock-based algorithm or timestamp-based algorithm. but there is high-level starvation problem that high level transaction is aborted by low level transaction repeatedly. In order to solve this problem, we propose an algorithm to reduce high-level starvation using dynamic adjustment of serialization order, which is basically using orange lock. Because our algorithm is based on a single version unlike conventional secure algorithms which are performed on multiversion, it can get high degree of concurrency control. we also show that it guarantees the serializability of concurrent execution, and satisfies secure properties of MLS/DBMS.

A High Performance Serial Protocol-P1355 (새로운 고성능 직렬접속 프로토콜 P1355의 표준화 동향)

  • Jun, Y.I.;Kang, S.M.;Han, W.Y.
    • Electronics and Telecommunications Trends
    • /
    • v.9 no.4
    • /
    • pp.23-34
    • /
    • 1994
  • 직렬 접속 프로토콜은 두개 이상의 근거리 시스템간의 정보 교환에 사용된다. 현재까지 공식적인 기관에서 표준화되어 제정된 직렬 접속 규격들이 가지고 있는 성능은 전송 속도 측면에서 수 kbps에서 최대 10Mbps급에 한정되어 있는 관계로 수백 Mbps 혹은 수 Gbps급에 달하는 직렬 접속 프로토콜 성능을 요구하는 고성능 통신 및 정보 처리 시스템을 위한 새로운 직렬 접속 규격이 요구되고 있다. IEEE에서 표준화 작업중인 Multi-CPU 병렬 시스템을 위한 접속 규격인 P1355 접속 규격은 경제적이며 용이한 확장성을 가지는 칩과 칩간외에 보드와 보드간 혹은 랙과 랙간의 연결이 가능한 표준 규격안이다. P1355 접속 프로토콜은 특성이 서로 다른 DS, TS, HS link 규격들로 구성되어 있으며 이들은 선로 동작 속도 측면에서 각각 200Mbps, 250Mbps, 1Gbps의 성능을 가지고 있으며, 사용되는 데이터 심볼의 코딩 방식, 접속로 동작 초기화 및 오류 제어, 접속로의 물리적 성능 및 규격 등에서 차이를 가지고 있다. P1355는 일반적인 통신용 전송 선로에서 요구되는 물리 계층의 BER 성능보다 $10^5$에서 $10^10$배 향상된 선로 BER 특성과 이러한 하위 계층 특성을 바탕으로한 패킷 손실이 없는 간결한 상위계층 프로토콜을 특징으로 하며, 차세대 통신 수단인 ATM교환기 시스템의 서브 시스템 접속 규격으로 사용될 수 있다.

The Simplified PWM Method using Serial Communication in Cascaded H-Bridge Multilevel Inverter (직렬통신을 이용한 H-브릿지 멀티레벨 인버터의 PWM 구현방법)

  • Park Young-Min;Ryu Han-Seong;Lee Hyun-Won;Lee Se-Hyun;Lee Chung-Dong;Yoo Jl-Yoon
    • The Transactions of the Korean Institute of Power Electronics
    • /
    • v.9 no.6
    • /
    • pp.620-627
    • /
    • 2004
  • As h-bridge multilevel inverter is connected with series of single phase power cell, so it obtain high voltage using low voltage power semi-conductor and output voltage similar to sine wave. In this topology, the number of power cell increases in proportion to the output voltage level. Therefore, there are drawbacks that are responsibility against operating ability of main controller and signal wire increase. However, we can overcome this problems by the substitution of serial communication for the PWM signal in power cell control. Additionally, it has merits of reliability and maintenance. This paper deals with the synchronization and phase-shift method of power cell PWM using CAN(Controller Area Network) communication interrupt in H-bridge multilevel inverter. The advantages of proposed method are signal-line simplification using serial communication between main controller and cell controller, burden reduction in main controller, modularization of power cell, easy protection of each power cell, expandability improvement and reliability increase of control signal and power cell. This paper establishes propriety and reliability of proposed method through experiment of 13-level H-bridge multilevel inverter.

Implementation of 1.5Gbps Serial ATA (1.5Gbps 직렬 에이티에이 전송 칩 구현)

  • 박상봉;허정화;신영호;홍성혁;박노경
    • Journal of the Institute of Electronics Engineers of Korea SD
    • /
    • v.41 no.7
    • /
    • pp.63-70
    • /
    • 2004
  • This paper describes the link layer and physical layer of the Serial ATA which is the next generation for parallel ATA specification that defines data transfer between PC and peripheral storage devices. The link layer consists of CRC generation/error detection, 8b/10b decoding/encoding, primitive generation/detection block. For the physical layer, it includes CDR(Cock Data Recovery), transmission PLL, serializer/de-serializer. It also includes generation and receipt of OOB(Out-Of-Band) signal, impedance calibration, squelch circuit and comma detection/generation. Additionally, this chip includes TCB(Test Control Block) and BIST(Built-In Selt Test) block to ease debugging and verification. It is fabricated with 0.18${\mu}{\textrm}{m}$ standard CMOS cell library. All the function of the link layer operate properly. For the physical layer, all the blocks operate properly but the data transfer is limited to the 1.28Gbps. This is doe to the affection or parasitic elements and is verified with SPICE simulation.

Cipher method of digital voice data using fixed time slot mode in PCM system (고정 타임슬롯 모드를 사용하는 PCM 시스템에서 디지털 음성 데이터 보안 기법)

  • Im, Sung Yeal
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2010.04a
    • /
    • pp.782-785
    • /
    • 2010
  • 본 논문은 연속된 음성 신호를 전송로 상에 전송하기 위해 음성 신호를 G.711 표준 권고인 PCM으로 다중화한 후 고정 타임슬롯을 배정하여 전송하는 시스템에서 PCM 화된 디지털 음성 데이터를 실시간으로 암호화하여 전송하는 스트림 암호화 기법에 관한 것이다. 실시간으로 처리되는 음성 데이터의 암호화 시에는 하드웨어 방식이 적합한 데, 본 논문에서는 고정 타임슬롯을 배정받는 음성 데이터의 실시간 암호화 기법에 관한 것이다. 일반적으로 아날로그 음성 신호 코딩 시에 국내에서는 북미 방식인 ${\mu}-law$ 코딩 기법을 적용하는 데 이는 표본화한 음성 데이터를 양자화전에 압축하고 복호화 후 신장하는 비선형 양자화 기법을 적용하는 것으로 표본화된 값을 8 비트의 PCM 데이터로 변화하여 E1(2.048Mbps) 급 속도로 전송한다. 본 논문에서는 PCM 전송로 상에 전송되기 전의 직렬 입력 데이터를 암호화 장치를 거쳐 해당 타임슬롯에 해당하는 8 비트의 데이터를 실시간으로 암호화하여 전송로 상으로 전송하고 역으로 수신 단에서는 PCM 전송로를 거친 직렬 입력 데이터를 암호화된 타임슬롯을 판별하여 해당 타임슬롯의 데이터를 복호화하여 원래 데이터를 복원한다. 본 논문에서는 고정 타임슬롯을 배정받은 PCM 데이터를 암호화하여 전송한 후 수신 단에서 복호화 과정을 거친 후 타임슬롯 단위로 데이터 암호화/복호화가 가능함을 보여준다.

Compensation of leakage inductance effect in multi-winding cell balancing circuit (플라이백 다권선 트랜스포머 균등화 회로에서의 누설 인덕턴스 영향 보상)

  • Kim, Jin-Woong;HA, Jung-Ik
    • Proceedings of the KIPE Conference
    • /
    • 2012.11a
    • /
    • pp.153-154
    • /
    • 2012
  • 여러 개의 셀을 직렬 연결하여 사용하는 대용량 리튬-이온 배터리 사용이 많아지면서 각 셀 간의 전압 평형문제가 중요해지고 있다. 직렬 연결된 각 셀들의 전압이 평형을 이루지 않게되면 그 배터리의 용량을 충분히 활용하지 못하게 되고 배터리 수명 또한 줄게 된다. 셀들 간의 전압 불균형을 바로 잡기 위해선 별도의 셀 전압 균등화 회로가 필요 하다. 본 논문에서는 플라이백 다권선 변압기를 이용한 셀 균등화 회로에서 2차측의 누설 인덕턴스에 의해 생길 수 있는 출력 전압의 차이를 LC필터를 통해 보상하여 셀을 일정한 전압으로 평형을 이룰 수 있도록 하는 회로를 제안하고 시뮬레이션을 통하여 그 타당성을 검증 한다.

  • PDF

Hardware Implementation of Minimized Serial-Divider for Image Frame-Unit Processing in Mobile Phone Camera. (Mobile Phone Camera의 이미지 프레임 단위 처리를 위한 소형화된 Serial-Divider의 하드웨어 구현)

  • Kim, Kyung-Rin;Lee, Sung-Jin;Kim, Hyun-Soo;Kim, Kang-Joo;Kang, Bong-Soon
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • 2007.10a
    • /
    • pp.119-122
    • /
    • 2007
  • In this paper, we propose the method of hardware-design for the division operation of image frame-unit processing in mobile phone camera. Generally, there are two types of the data processing, which are the parallel and serial type. The parallel type makes it possible to process in realtime, but it needs significant hardware size due to many comparators and buffer memories. Compare the serial type with the parallel type, the hardware size of the serial type is smaller than the other because it uses only one comparator, but serial type is not able to process in realtime. To use the hardware resources efficiently, we employ the serial divider since frame-unit operation for image processing does not need realtime process. When compared with both in the same bit size and operating frequency, the hardware size of the serial divider is approximately in the ratio of 13 percentage compared with the parallel divider.

  • PDF