• Proceedings of the KIPE Conference
• /
• 2019.07a
• /
• pp.281-282
• /
• 2019

본 논문에서는 직렬 연결 구조의 밸런싱 회로에 대한 정상상태 분석과 소신호 분석 및 제어기 설계를 진행하였다. 부하의 직렬 연결 구조는 전체 시스템의 도통손실을 감소시켜 효율을 극대화 할 수 있기 때문에 최근에 많이 연구되고 있다. 해당 구조는 직렬 연결된 부하들의 불균형을 맞춰주는 밸런싱 회로가 필수적인데, 이 회로의 특성 및 제어기가 전체 시스템의 동작 특성을 결정한다. 본 논문에서 진행한 밸런싱 회로의 소신호 분석을 바탕으로 직렬 연결된 2개의 부하와 밸런싱 회로의 전류 모드 전압 제어기를 설계 하였다. MATLAB과 PLECS 시뮬레이션 결과, 두 모델링의 결과가 0.13 % 이하의 오차를 가지는 것을 확인 하였으며, 이를 통해 해당 분석이 타당함을 검증하였다.

• Journal of the Institute of Electronics Engineers of Korea TC
• /
• v.39 no.3
• /
• pp.125-131
• /
• 2002

In this paper, a new concatenation scheme of serial concatenated convolutional codes is proposed and the performance analyzed. In the proposed scheme, each of information and parity bits of outer code is entered into inner code through interleaver and deinterleaver. Therefore, the interleaver size is same as the length of input frame. Since the interleaver size of proposed type is reduced to half of the conventional Benedetto type, the interleaver delay time required for iterative decoding is reduced. In addition the multiplexer and demultiplexer are not used in the decoder of the proposed type, the complexity of decoder can be also reduced. As results of simulation, the performance of proposed type shows the better error performance as compared to that of the conventional Benedetto type in case of the same interleaver size. And it can be observed that the difference of BER performance is increased with the increase of Eb/No. In case of the same length of input frame, the proposed type shows almost same performance with Benedetto type despite that the interleaver size is reduced by half.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.30 no.3C
• /
• pp.64-68
• /
• 2005

Reed-Solomon code is one of the most versatile channel codes. The encoder can be implemented with two famous structures: ordinary and bit-serial. The ordinary encoder is generally known to be complex and fast, while the bit-serial encoder is simple and not so fast. However, it may not be true for a longer codeword length at least in VHDL implementation. In this letter, it is shown that, when the encoder is implemented with VHDL, the number of logic gates of the bit-serial encoder might be larger than that of the ordinary encoder if the dual basis conversion table has to be used. It is also shown that the encoding speeds of the two VHDL implemented encoders are exactly same.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.25 no.11A
• /
• pp.1652-1660
• /
• 2000

본 논문에서는 DS/CDMA (Direct Sequence/Code Division Multipe Access) 시스템에서 임시 판정 함수로서 연판정 함수와 경판정 함수를 적용한 파이프라인화된 직렬 간섭 제어 구조(PSIC, Pipelined Successive Interference Cancellation)의 성능을 수식적으로 분석하고, 모의 실험을 통하여 검증한다. PSIC 구조는 다단 직렬 간섭 제거 구조(MSIC, Multistage Successive Interference Cancellation)가 가지는 복호지연(decoding delay)의 문제를 해결하기 위해 파이프라인 구조를 MSIC에 적용한 것이다. 제안된PSIC 구조는 하드웨어의 복잡도(hardwar complexity)를 희생하여 비트 오율(BER, Bit Error Rate)의 증가 없이 MSIC에서 발생하는 복호 지연을 줄일 수 있다. 또한 제안된 PSIC 구조에서 연판정 함수와 경판정 함수를 각 간섭 제거 단(Cancellation stage)에서의 임시 판정 함수로 사용하여 얻게 되는 PSIC 구조들의 성능을 비교한다. 분석 및 실험 결과에 의하면 제안되 PSIC 구조에서는 경판정 함수를 사용할때의 성능이 연판정 함수를 사용할때의 성능보다 우수함을 알 수 있었다.

• Proceedings of the KIPE Conference
• /
• 2020.08a
• /
• pp.221-223
• /
• 2020

반도체 기반 고전압 펄스 발생장치에 적용 가능한 고전압 스위치는 주로 수 kV 정격의 반도체 스위치를 직렬로 스태킹하여 구성되며, 이때 각 스위치 소자에는 절연과 동기화된 각각의 게이트 신호가 인가되어야 한다. 본 논문에서는 짧은 펄스 폭의 온, 오프 게이트 펄스와, 단일 턴의 고전압 전선을 일차측으로 갖는 게이트 변압기를 통해 직렬로 구성된 반도체 스위치 스택 기반의 펄스 모듈레이터에 적용 가능한 간단한 구조의 게이트 구동회로가 설계되었다. 각 스위치에 게이트 신호를 전달하기 위해 온, 오프 게이트 펄스를 사용함으로써 게이트 변압기의 포화를 방지할 수 있으며, 이때 각 스위치의 게이트 턴-온, 오프 전압은 변압기 이차측의 제너 다이오드와 스토리지 커패시터를 통해 유지된다. Pspice 시뮬레이션을 통해 12개의 IGBT를 직렬로 구성하여 설계된 구조의 게이트 회로를 적용, 최대 10kV 펄스 출력 조건에서 안정적인 동작을 확인하고 설계를 검증하였으며 1200V 급 IGBT를 사용하여 실제 스위치 스택과 게이트 구동회로 모듈을 1리터 이내의 부피로 고밀도화하여 제작하였다.

• Journal of the Korea Institute of Information Security & Cryptology
• /
• v.17 no.4
• /
• pp.97-102
• /
• 2007

In this paper, a new architecture for fast-serial $GF(2^m)$ multiplier with low hardware complexity is proposed. The fast-serial multiplier operates standard basis of $GF(2^m)$ and is faster than bit serial ones but with lower area complexity than bit parallel ones. The most significant feature of the fast-serial architecture is that a trade-off between hardware complexity and delay time can be achieved. But The traditional fast-serial architecture needs extra (t-1)m registers for achieving the t times speed. In this paper a new fast-serial multiplier without increasing the number of registers is presented.

• Proceedings of the KIPE Conference
• /
• 2016.11a
• /
• pp.57-58
• /
• 2016

리튬이온 배터리는 다른 배터리들에 비해서 높은 전압과 큰 용량을 갖고 있지만 EV와 ESS에 사용되기 위해서는 아직도 다수의 배터리를 직, 병렬로 연결하여 팩으로 구성하여 사용할 필요가 있다. 이 때 팩을 구성하는 리튬이온 배터리들이 셀 스크리닝 기법을 통해서 분류가 된 배터리라고 하여도 표면적인 원인과 직렬조합 배터리팩의 구조에 따라서 온도편차가 발생 할 수 있다. 이 때 이 배터리 팩을 사용하는 시스템의 BMS가 위의 상황을 고려하지 않는다면 BMS의 SOC 추정 값을 신뢰 할 수 없을 것이다. 본 논문에서는 실험결과를 토대로 구조가 다른 배터리 팩을 기존의 BMS로 각각의 SOC를 추정해 보고 배터리 직렬조합 구조에 의한 배터리 팩의 표면온도를 비교 분석해 보려한다.

• Proceedings of the IEEK Conference
• /
• 1999.06a
• /
• pp.21-24
• /
• 1999

멀티미디어 시대로의 진입에 따른 인터넷에서의 실시간 데이터 전송을 위한 어플리케이션의 요구에도 불구하고 현재의 인터넷은 최선형 서비스만을 제공할 뿐 QoS(quality of service)를 제공하지 못하고 있다. 이에 인터넷 표준화 기구에서는 종합서비스(IS : integrate service)모델을 정했다. 〔5〕 그러나 기존의 shared LAN 환경에 이를 적용하기에는 자원의 공유로 인한 어려움이 있다. 반면. 직렬 버스의 표준으로 자리잡은 IEEE 1394 고속 직렬 버스〔1〕〔2〕는 예약된 대역폭을 보장할 수 있을 뿐만 아니라 고속통신이 가능하여 IS 모델의 적용에 적합한 기술이라고 할 수 있다. IS over 1394 프로토콜〔8〕은 IS 모델을 IEEE 1394 고속 직렬 버스에 적용하기 위한 프로토콜로써 본 논문에서는 이의 구현을 위한 구조를 고찰하였다.

• Proceedings of the KIPE Conference
• /
• 2019.07a
• /
• pp.311-312
• /
• 2019

본 논문에서는 직렬-직렬(SS) 보상 구조를 가지는 양방향 무선전력전송 시스템의 비통신 전력전송 제어 방법에 대해 소개한다. 또한 2차단에서의 전력 전달 제어에 1차단의 위상의 필요함을 보이며, 이를 도출하기 위한 20kHz 전류 센싱 방법에 대해서 다룬다. 시뮬레이션과 실험 파형을 통해 소개한 제어 변수와 고주파수 전류 신호 센싱의 방법의 타당성을 증명하였다.

• Journal of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.21 no.8
• /
• pp.102-106
• /
• 2007

To apply the flux-lock type superconducting fault current limiter(SFCL) into power system, its current and voltage ratings are required to increase. Especially, in case of series connection of SFCLs, the countermeasure for simultaneous quenches must be considered. The structure, which each flux-lock type SFCL unit was wound in series on the same iron core, can induce the simultaneous quench of superconducting elements. Through the fault current limiting experiment for the suggested structure, it was confirmed that the even voltage burden among the superconducting elements comprising SFCLs could be made.