• 제목/요약/키워드: 지연싸이클

검색결과 17건 처리시간 0.021초

Gigabit Ethernet-PON을 위한 IPACT 매체접근제어 방식의 성능분석 (Performance Analysis of IPACT MAC Protocol for Gigabit Ethernet-PON)

  • 신지혜;이재용;김병철
    • 한국통신학회논문지
    • /
    • 제30권3B호
    • /
    • pp.114-129
    • /
    • 2005
  • 본 논문에서는 gigabit Ethernet-PON의 상향 트래픽 제어를 위해 제안 된 Interleaved Polling with Adaptive Cycle Time (IPACT) 방식을 살펴보고 IPACT의 gated service와 limited service에 관한 성능을 수학적으로 분석하였다. 성능분석 방법은 IPACT polling system으로 모델링하고, mean value analysis를 사용하였다. Arrival rate λ의 값을 크기에 따라 세 구간으로 나누곤 구간마다의 수학적 분석과정을 제시하였다. 분석결과 gated service와 limited service의 평균 패킷 지연시간, 평균 큐 사이즈, 평균 싸이클 시간 등을 구하고, 수학적 성능분석의 정확성을 검증하기 위해 시뮬레이션을 수행하여 수학적 분석결과와 시뮬레이션 결과가 상당히 일치함을 확인하였다. 기존에 IPACT의 성능평가는 시뮬레이션에만 의존하였는데, 이 방법은 시간과 노력이 많이 필요하였지만, 수학적 성능분석은 성능지표를 단시간 내에 다양하게 구할 수 있어서 시스템 설계에 널리 활용될 수 있을 것이다.

온간단조금형의 수명연장에 관한 연구 (A Research on Lengthening the Life of Warm Forging Die)

  • 김세환
    • 한국산학기술학회논문지
    • /
    • 제11권1호
    • /
    • pp.49-54
    • /
    • 2010
  • 자동차의 A.C 제너레이터(alternating current generator) 부품으로 사용되는 로터폴(rotor pole)을 가공할 때는 트랜스퍼온간단조금형(transfer warm forging die)으로 성형한다. 소재를 온간가공 영역으로 가열한 후 즉시 금형안으로 이송시켜 제1스테이지(1st stage)에서 업세팅가공(upsetting work)하고 제2스테이지(2nd stage)로 이송하여 측방압출(lateral extrusion)가공을 한다. 이때 측방압출 스테이지의 금형에서 다이블록(die block), 다이부싱(die bushing), 센터펀치(center punch), 사이드펀치(side punch)의 접촉면이 압출시의 과혹(過酷)한 조건에 견디지 못하여 쉽게 마멸(abrasion)되어 금형수명(die life)을 단축시키고 있다. 이 때문에 생산량 감소로 인한 납기지연, 금형의 수리보수시간 과다, 제품의 정밀도 저하 등의 문제점이 발생되고 있다. 이러한 문제점을 해결하기 위하여 금형재질 선정과 열처리 작업 싸이클 개선, 방전가공시의 트러블 해소, 핵심부품의 구조변경 등을 연구하여 금형수명을 40~50% 연장 하고자 하였다.

패킷 프로세싱을 위한 새로운 명령어 셋에 관한 연구 (A Novel Instruction Set for Packet Processing of Network ASIP)

  • 정원영;이정희;이용석
    • 한국통신학회논문지
    • /
    • 제34권9B호
    • /
    • pp.939-946
    • /
    • 2009
  • 본 논문에선 기계 기술 언어(machine descriptions language)인 LISA(Language for Instruction Set Architecture)를 통하여 시뮬레이션 모델로 설계한 새로운 네트워크 ASIP(Application Specific Instruction-set Processor)을 제안한다. 제안한 네트워크 ASIP은 라우터(router)에서 패킷 프로세싱을 담당하는 전용엔진을 목적으로 설계되었다. 이를 위해 MIPS(Microprocessor without Interlock Pipeline Stages) 아키텍처를 기반으로 한 일반적인 ASIP에 패킷을 빠른 속도로 처리하기 위해 필요한 새로운 명령어 셋을 추가하였다. 새로 추가된 명령어 셋은 "classification" 명령어 그룹과 "modification" 명령어 그룹으로 나눌 수 있으며, 각 그룹은 실행 단계(execution stage)에 위치한 각각의 기능 유닛(function unit)에 의해서 처리된다. 그리고 각각의 기능 유닛은 Verilog HDL을 통해 면적과 속도 측면에서 최적화하였으며, 이를 합성하여 면적과 동작 지연시간을 비교하였다. 또한 CKF(Compiler Known Function)을 이용하여 C 언어 레벨의 매크로 함수에 할당하였으며, 어플리케이션 프로그램에 대한 실행 싸이클을 비교 분석하여 성능 향상을 확인하였다.

순환중복검사 부호용 하드웨어 HDL 코드 생성기 (HDL Codes Generator for Cyclic Redundancy Check Codes)

  • 김현규;유호영
    • 전기전자학회논문지
    • /
    • 제22권4호
    • /
    • pp.896-900
    • /
    • 2018
  • 전통적으로 CRC 하드웨어는 선형 되먹임 시프트 레지스터를 이용하여 한 클럭 싸이클 당 하나의 비트를 처리하는 직렬 처리 방식을 사용하였다. 최근 다양한 응용 시스템에서 빠른 데이터 처리를 요구하면서 이를 만족시키기 위하여 다양한 병렬화 기법들이 제안되었고, Look-Ahead 병렬화 기법이 짧은 최대 경로 지연을 가지는 장점 덕분에 가장 널리 적용된다. 하지만 Look-Ahead 병렬 하드웨어의 경우 각 레지스터 값과 입력 데이터의 이동에 대하여 예측을 하여야 하기 때문에 직렬 하드웨어 대비 HDL 코드의 작성이 복잡하다. 따라서 본 논문에서는 다양한 CRC 다항식과 병렬화 계수를 지원할 수 있는 Look-Ahead 기반의 CRC 병렬화 하드웨어 생성기를 제안한다. 생성된 HDL 코드의 합성 결과를 분석함으로써 제안된 생성기의 활용 가능성을 판단한다.

저가 microcontoller unit을 이용한 효율적인 다채널 능동 소음 제어기 구현 (The efficient implementation of the multi-channel active noise controller using a low-cost microcontroller unit)

  • 정익주
    • 한국음향학회지
    • /
    • 제38권1호
    • /
    • pp.9-22
    • /
    • 2019
  • 본 논문에서는 저가 MCU(Microcontoller Unit)를 이용하여 다채널 능동 소음 제어기를 효율적으로 구현할 수 있는 방안을 제안하였다. 다채널 능동 소음 제어 알고리즘으로 사용된 정규화된 MFxLMS(Modified Filtered-x Least Mean Square) 알고리즘은 많은 연산량을 요구하며, 저가 MCU로 구현하기에는 어려움이 있었다. 본 연구에서는 MCU의 특성을 잘 활용하여 소프트웨어를 최적화함으로써 효율적으로 다채널 능동 소음 제어기를 구현할 수 있었다. CPU(Central Processing Unit)가 지원하는 단일 싸이클 MAC(Multiply- Accumulate) 연산을 극대화하고, 지연 메모리 연산을 최소화함으로써 3배 이상의 연산 최적화를 달성하였다. 또한 MCU가 지원하는 보조 프로세서를 이용하여 병렬 처리함으로써 4배 이상의 연산 최적화를 이루었다. 더불어 MCU에 내장된 주변 장치를 최대한 활용함으써, 추가적인 부품의 사용을 최소화하였다.

SiCf-SiC 복합재료의 내환경 코팅 및 열, 기계적 내구성 평가 (Thermal and Mechanical Evaluation of Environmental Barrier Coatings for SiCf-SiC Composites)

  • 채연화;문흥수;김세영;우상국;박지연;이기성
    • Composites Research
    • /
    • 제30권2호
    • /
    • pp.84-93
    • /
    • 2017
  • 본 논문에서는 탄화규소 섬유강화 탄화규소 복합재료에 내환경 코팅을 수행한 후, 열 기계적 특성평가에 대한 연구를 수행하였다. 초기분말은 성형공정도중 흐름성을 좋게 하기 위해 분무건조법으로 구형의 분말을 제조하였다. 내환경 코팅재는 복합재료가 산화되거나 고온 수증기와 반응하는 것을 방지하기 위해 행하여 지는데, 본 연구에서는 액상침투법(LSI)으로 제조한 복합재에 실리콘으로 본드코팅을 하고 그 위에 대기플라즈마용사법으로 뮬라이트(mullite)와 무게비로 12% 이터븀 실리케이트(ytterbium silicate)가 혼합된 복합재를 코팅하였다. 대기플라즈마 코팅공정 시 성형변수로서 분무거리를 100, 120 그리고 140 mm로 변화시켰다. 그 후 $1100^{\circ}C$의 온도에서 100시간동안 유지하는 실험과 $1200^{\circ}C$의 온도에서 열충격을 가하는 싸이클을 3000회 반복하였다. 열내구성 시험동안 계면 박리는 일어나지 않았지만, 현저한 균열들이 코팅층 내에서 발견되었다. 균열밀도와 균열의 길이는 코팅도중의 분무거리에 의존하여 변화하였다. 열 내구성 시험 후, 압흔 시험을 통해 기계적 열화거동을 분석하였는데, 시험의 방식이나 조건들이 하중-변위 곡선의 거동에 영향을 주었다.

Ethernet PON을 위한 Gated Service 스케줄링의 성능분석 (Performance Analysis of the Gated Service Scheduling for Ethernet PON)

  • 신지혜;이재용;김병철
    • 대한전자공학회논문지TC
    • /
    • 제41권7호
    • /
    • pp.31-40
    • /
    • 2004
  • 본 논문에서는 Gigabit Ethernet-PON의 상향 트래픽 제어를 위해 기존에 제안되었던 Interleaved polling with Adaptive Cycle Time (IPACT) 방식의 gated service 스케줄링의 성능을 수학적으로 분석하였다. 성능분석 방법은 EPON MAC 프로토콜을 polling system으로 모델링하고, mean value analysis를 사용하였다. Arrival rate λ의 값을 세 구간으로 나누고, 구간마다 의 수학적 분석과정을 제시하였다. 첫 번째 구간은 λ의 값이 매우 작아서 ONU들의 데이터 전송이 거의 없는 구간이고, 두 번째 구간은 λ의 값이 충분히 커서 ONU들의 연속적인 데이터 전송이 일어나는 구간이고, 세 번째 구간은 λ의 값이 매우 커서 ONU들의 버퍼가 항상 포화상태에 있는 구간이다. 분석결과 gated service의 평균 패킷 지연시간과 평균 큐 사이즈, 평균 싸이클 시간 등을 구하고, 수학적 성능분석의 정확성을 검증하기 위해 시뮬레이션을 수행하여 수학적 분석결과와 시뮬레이션 결과를 비교하였다. 이를 통해 수학적 분석결과와 시뮬레이션 결과가 상당히 일치함을 확인하였다. 기존에 IPACT의 성능 평가는 시뮬레이션에만 의존하였는데, 이 방법은 시간과 노력이 많이 필요한 반면, 수학적 성능분석은 성능지표를 단시간 내에 다양하게 구할 수 있어서 시스템 설계에 널리 활용될 수 을 것이라 예상된다. 이때 EPON의 제어 파라미터를 조절함으로써 트래픽 특성에 맞는 시스템을 설계할 수 있다.