• 정보처리학회논문지:소프트웨어 및 데이터공학
• /
• 제9권2호
• /
• pp.39-44
• /
• 2020

본 논문에서는 사전연산이 가능한 세션 키 쌍을 이용하여, 최소의 정보만을 노출하여 키 교환이 가능한 변형된 Diffie-Hellman 키 교환 프로토콜을 보인다. 기존 Diffie-Hellman 및 Diffie-Hellman 기반 기법들의 보안성인 이산대수문제를 변형하여 생성원이 노출되지 않도록 설계함으로써 전송되는 암호문에 대한 공격으로부터 향상된 보안성을 가진다. 제안하는 기법에 실제 값을 적용하여 알고리즘의 동작을 증명하고 기반이 되는 기존 알고리즘과의 수행시간과 안전성을 비교 분석하여, 키 교환 시점 연산량을 유지하며 두 기반 알고리즘 시간복잡도의 곱 이상으로 알고리즘의 안전성이 향상되었음을 보였다. 제안하는 알고리즘을 기반으로 보안성이 향상된 키 교환 환경을 제공할 수 있을 것으로 기대된다.

• 한국전자통신학회논문지
• /
• 제12권1호
• /
• pp.101-108
• /
• 2017

양자게이트 행렬은 치수가 r, 제어상태벡터 수가 n 및 표적상태벡터 수가 1인 경우에 $r^{n+1}{\times}r^{n+1}$ 차원 행렬이므로 n 증가에 따른 행렬 크기는 지수 함수적 증가 특성을 갖는다. 만약 제어상태벡터의 경우 수가 $2^n$이라면 $2^n-1$ 경우는 입력이 출력에 보전되는 단위행렬의 항등연산이고, 오직 한 개의 제어상태벡터 연산만이 표적상태벡터에 대한 유니터리 연산이다. 본 논문은 행렬차원 증가에 결정적 기여를 하는 $2^n-1$개의 단위행렬 연산을 한 동작의 산술멱승 연산으로 대체할 수 있는 새로운 함수 임베딩 방법을 제안한다. 제안한 함수 임베딩 방법은 다치 임계값을 갖는 2진 리터럴 스위치를 사용하므로 범용 하이브리드 MCU 게이트를 $r{\times}r$ 유니터리 행렬로 실현할 수 있다.

• 대한수학교육학회지:학교수학
• /
• 제13권3호
• /
• pp.405-422
• /
• 2011

본 연구는 행렬 연산지도의 실태를 분석하여 행렬 연산에 관한 이해의 필요성을 제시한 후, 행렬의 연산이 정의되는 이론적 배경의 탐구를 통하여 일대일 대응의 의의에 대해 고찰한다. 대수적 관점에서의 일대일 대응의 의의는 '이미 구조를 알고 있는 집합에서 일대일 대응을 통하여 새로운 집합에 대수적 체계를 도입할 수 있게 하는 수단'이라는 것이다. 즉, 동형구조를 만드는데 있어 핵심 아이디어라는 것이다. 행렬의 연산을 예로 한 일대일 대응에 관한 이러한 고찰과정은 수학적 사실의 필연성 및 개연성을 경험하게 하여, 그러한 수학적 아이디어들이 단순히 주어지는 것이 아니라, 특정의 목적성 있는 활동의 결과물임을 인식하게 한다. 또한 일대일 대응의 본질적 이해는 행렬에 대한 논의에 그치지 않고 지수법칙, 대칭차집합, 순열 등 다양한 수학적 지식을 전개하기 위한 기저가 된다. 이러한 연구의 목적은 교사와 학생들에게 수학적 개념의 의미 충실한 이해를 돕는데 있으며, 나아가 교사의 가르칠 지식에의 전문성을 높이는데 있다.

• 한국정보통신학회논문지
• /
• 제17권12호
• /
• pp.2921-2926
• /
• 2013

본 논문에서 제안된 십진 부동소수점 연산 장치(decimal floating-point arithmetic unit, DFP)는 L.K.Wang에 의해 제안된 십진 부동소수점 유닛을 기반으로 하여 데이터의 병렬 처리를 통해 동일한 크기의 지수를 갖는 두 오퍼랜드의 가수 영역의 고속 연산을 지원하도록 재설계 하였다. 제안된 십진 부동소수점 연산 장치는 Xilinx ISE를 이용하여 xc2vp30-7ff896 타겟 디바이스로 합성하였으며 (주)시스템센트로이드의 Flowrian을 통해 시뮬레이션 검증하였다. 제안된 방식은 L.K.Wang에 의해 제안된 설계 방식 및 참고문헌 [6]의 설계 방식과 비교하여 동일한 입력 데이터를 이용하여 시뮬레이션 검증한 결과, L.K.Wang 방식보다 약 8.4%, 참고문헌 [6]의 방식보다 약 3% 정도의 처리 속도가 향상되었다.

• 한국지리정보학회지
• /
• 제21권4호
• /
• pp.119-131
• /
• 2018

휴대용 기기와 다양한 위치 기반 서비스의 확산으로 공간데이터의 양적 팽창이 가속화됨에 따라 대용량의 공간데이터를 효율적으로 다룰 수 있는 기술의 중요성이 점차 커지고 있다. 클라우드 컴퓨팅은 인터넷을 통해 스토리지, 메모리, 애플리케이션 등 다양한 전산 자원을 공유할 수 있는 서비스 환경으로, 최근 이를 활용해 대용량의 공간데이터를 처리, 분석하는 방법과 그 필요성에 관한 연구가 활발히 수행되어 왔다. 그러나 아직까지 대용량 공간데이터의 분석에 클라우드 컴퓨팅 플랫폼을 활용했을 때 어느 정도의 성능 향상을 기대할 수 있는지에 대한 실증적 연구는 비교적 많이 이루어지지 않았으며, 본 연구의 목표는 이러한 논의의 공백을 채우는 것이다. 이를 위해 연구에서는 클라우드 컴퓨팅 플랫폼에서 병렬 연산을 사용했을 때 모란지수와 지리가중회귀분석의 연산 속도가 어느 정도 향상되는지 살펴보았으며, 그 결과를 통해 클라우드 컴퓨팅을 활용한 공간분석의 효율성을 평가하였다. 실험 결과, 중앙처리장치의 클록 수가 더 높은 로컬 컴퓨터에 비해 병렬 연산에 적합한 환경을 갖춘 공용 클라우드 컴퓨팅 플랫폼에서 좀 더 효율적인 연산이 가능했으며, 데이터의 규모가 클수록 격차가 더욱 크게 나타났다.

• 한국통신학회논문지
• /
• 제29권12C호
• /
• pp.1739-1747
• /
• 2004

본 논문에서는 RSA 공개키 암호화 알고리즘을 위한 효율적인 Radix-4 시스톨릭 VLSI 아키텍쳐를 제안하였다. 모듈러 곱셈 알고리즘의 이터레이션 단순화와 효율적인 시스톨릭 매핑으로 제안된 구조는 n-비트 모듈러 멱승 연산을 n$^{2}$ 클럭 싸이클에 수행한다. 각 지수 처리 단계에서 두 개의 모듈러 곱셈, M$_{i}$와 P$_{i}$는 중첩되어 연산되며 따라서 제안된 하드웨어의 이용도(hardware utilization)는 100%이다. 또한 RSA 암호화를 위한 총 모듈러 곱셈의 횟수를 줄이기 위하여 지수를 Radix-4 SD(Signed Digit) 수체계를 이용하여 인코딩하였다. 이로 인하여 지수의 NZ(non-zero) 디지트가 약 20% 감소되어 성능이 향상되었다. 기존의 방법들과 비교하였을 때, 제안된 구조는 비교적 적은 하드웨어를 사용하여 우수한 성능을 보였으며 개선된 Montgomery 알고리즘을 바탕으로 한 제안된 구조는 지역성, 규칙성, 확장성 등으로 VLSI 구현에 적합하다.

• 정보처리학회논문지D
• /
• 제11D권3호
• /
• pp.741-746
• /
• 2004

전자상거래가 활성화됨에 따라 고객 개인의 관심에 부합하는 개인화된 정보나 상품 서비스를 제공하기 위하여 시간에 따라 분할하여 연산하는 시간 연관 규칙이 최근에 등장하고 있다. 본 논문은 일반적으로 정의된 연관 규칙에 대해 시간의 변화를 고려하기 위하여 최신 데이터에 가중치를 높여 주는 지수 평활법을 적용한 연관 규칙을 정의하고 이로 탐사하는 알고리즘을 제안한다. 시뮬레이션과 적용사례를 통하여 시간에 따라 분할하여 지수 평활법을 적용한 시간 연관 규칙이 기존의 것보다 실행시간은 다소 많지만 시간을 고려한 정확한 탐색률을 갖으므로 전자 상점 현장 응용에 효과적임을 확인하였다.

• 한국정보통신학회논문지
• /
• 제13권11호
• /
• pp.2405-2411
• /
• 2009

V-BLAST의 신호 복원을 위한 기법으로는 MMSE, ZF, ML 등이 있으며, 이중 ML 기법이 최적의 성능을 나타낸다. 그러나 ML 기법은 송신안테나 수와 변조차수에 따라 연산복잡도가 지수적으로 증가하는 문제점이 있다. 본 논문에서는 V-BLAST의 신호 복원을 위해 보다 낮은 복잡도를 갖는 저 복잡도 선형 ML검출 기법을 제안하고 이 시스템을 기존의 검출 기 법들과 BER과 연산량 측면에서 비교, 분석하였다. 분석결과 제안한 검출기법의 BER 성능은 ZF과 MMSE 검출기법보다 우수하였고 ML 검출기법과는 유사하였다. 그러나 연산량 측면에서는 제안한 시스템의 연산량이 ML 검출기법의 연산량보다 약 50%정도 적었다. 이 결과들을 통해 본 논문에서 제안한 저 복잡도 선형 ML 검출기법이 기존의 검출기법 보다 우수함을 알 수 있다.

• 전기전자학회논문지
• /
• 제20권3호
• /
• pp.209-219
• /
• 2016

영상처리에 쓰이는 기계학습 방법 중 하나인 SVM은 일반화 능력이 뛰어나 객체를 분류하는 성능이 뛰어나다. SVM을 이용하여 객체를 분류하기 위해서는 여러 번의 MAC 연산을 반복해서 수행해야 한다. 하지만 영상의 해상도가 늘어남에 따라 분류를 해야 하는 개체가 늘어나게 되면 연산 시간이 증가하게 되어 실시간 처리를 요하는 고속 시스템에 사용하기 어렵다. 본 논문에서는 실시간 처리를 요하는 고속 시스템에서도 사용이 가능한 SVM 분류기 하드웨어 구조를 제안한다. 실시간 처리를 하는데 제한 요소가 되는 반복 연산은 병렬처리를 통하여 동시에 계산할 수 있게 하였고 다양한 종류의 특징점 추출기와도 호환이 가능하도록 설계하였다. 하드웨어 구현에 사용한 커널은 RBF 커널이며 커널 사용으로 생기는 지수 연산은 식을 변형하여 고정소수점 연산이 가능하도록 하였다. 제안한 하드웨어의 성능을 확인하기 위해 Xilinx ZC706 보드에 구현하였고 $1360{\times}800$ 해상도 이미지에 대한 수행 시간은 동작 주파수 100 MHz에서 약 60.46 fps로 실시간 처리가 가능함을 확인했다.

• 한국정보통신학회논문지
• /
• 제24권7호
• /
• pp.956-962
• /
• 2020

최근 임베디드 시스템에서 사용되는 데이터의 크기가 증가함에 따라, 대용량의 데이터를 안전하게 수신하기 위한 ECC (Error Correction Code) 복호화 연산의 필요성이 강조되고 있다. 본 논문에서는 GPU가 내장된 임베디드 시스템에서 해밍 코드를 사용하여 ECC 복호화를 할 때, 신드롬 벡터를 계산하는 연산의 수행을 가속할 방법을 제안한다. 제안하는 가속화 방법은, 복호화 연산의 행렬-벡터 곱셈이 희소 행렬을 나타내는 자료 구조 중 하나인 CSR (Compressed Sparse Row) 형식을 사용하고, GPU의 CUDA 커널에서 병렬적으로 수행되도록 한다. 본 논문에서는 GPU가 내장된 실제 임베디드 보드를 사용하여 제안하는 방법을 검증하였고, 결과는 GPU 기반으로 가속된 ECC 복호화 연산이 CPU만을 사용한 경우에 비하여 수행 시간이 감소하는 것을 보여준다.