• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2000년도 제18회 학술발표회 논문개요집
• /
• pp.63-63
• /
• 2000

Deep submicron device contact hole에서의 bottom step coverage의 향상 및 SALICIDE공정의 필요성에 의해 collimated sputtering 및 ionized sputtering 등의 다양한 증착방법이 연구되어왔다. 반도체소자의 고집적화 및 미세화에 따라서 기존의 증착방법보다 더 높은 throughput을 가진 새로운 증착방법의 필요성이 대두되고 있다. Collimated sputtering방식으로 증착한 박막의 경우에는 증착속도가 느리고 collimator의 사용기간에 따른 공정조건의 변화가 단점으로 작용하였고 새로이 ionzied sputtering방식이 개발되었다. ionzied sputtering방식은 증착되는 금속 입자를 이온화시키고 기판에 바이어스를 걸어서 증착되는 입자의 방향성 및 증착속도의 향상을 얻을 수 있었다. 하지만 고집적도가 더욱 증가함에 따라서 더 높은 박막의 증착속도, bottom step coverage의 향상, 방향성의 향상과 더불어 증착되는 입자의 이온화 율의 증가 및 기존의 증착방식에 의한 박막보다 향상된 물성을 가진 박막증착의 필요성에 의해 hollow cathode magnetron sputtering방식이 연구되었다. HCM방식으로 titanium 박막을 증착하여 collimated sputtering 및 ionize sputtering 방식으로 증착한 titanium 박막과 물성을 비교해서 증착방식에 따른 박막물성의 차이를 연구하였다. 증착전에 기판온도는 30$0^{\circ}C$를 유지하였고 base pressure는 5.0$\times$10-9torr, working pressure는 5.7m torr로 유지하였다. power는 30kW를 가하여 50nm두께의 titanium박막을 증착하였다. 증착된 박막의 미세구조는 TEM 및 XRD로 분석하였다. HCM방식으로 증착한 titanium박막은 5nm두께의 비정질 층이 관찰되었고 ionized sputtering방식으로 증착한 titatnium박막에서 나타나는 것으로 보고된 silicon (002)와 titanium (0002) eledtron diffraction spot사이의 (10-10)spot은 관찰되지 않았다. 박막은 크고 작은 grain의 연속적 분포를 가졌고 HCM방식으로 증착한 titanium박막의 in-plane grain size가 다른 증착방식으로 증착한 박막에 비해 크게 관찰됨을 Plan-view TEM 분석을 통해서 확인되었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.145-145
• /
• 2012

반도체 집적회로의 집적도가 증가함에 따라 RC delay가 증가하며, 금속 배선의 spiking, electromigration 등의 문제로 인해 기존의 알루미늄 금속을 대체하기 위하여 구리를 배선재료로 사용하게 되었다. 하지만 구리는 실리콘 및 산화물 내에서 매우 빠른 확산도를 가지고 있으므로, 구리의 확산을 막아 줄 확산방지막이 필요로 하다. 이러한 확산방지막의 증착은, 소자의 크기가 작아짐에 따라 via/contact과 같은 고단차 구조에도 적용이 가능하도록 기존의 sputtering 증착 방법에서 이를 개선한 collimated sputter, long-throw sputter, ion-metal plasma 등의 방법으로 물리적인 증착법이 지속되어 왔지만, 근본적인 증착방법을 바꾸지 않는 한 한계에 도달하게 될 것이다. 원자층 증착법(ALD)은 CVD 증착법의 하나로, 소스와 반응물질을 주입하는 시간을 분리함으로써 증착하고자 하는 표면에서의 반응을 유도하여 원자층 단위로 원하는 박막을 얻을 수 있는 증착방법이다. 이를 이용하여 물리적 증기 증착법(PVD)보다 우수한 단차피복성과 함께 정교하게 증착두께를 컨트롤을 할 수 있다. 본 연구에서는 이러한 원자층 증착법을 이용하여 구리 배선을 위한 확산방지막으로 텅스텐질화막을 형성하였다. 텅스텐 질화막을 형성하기 위하여 금속-유기물 전구체와 함께 할라이드 계열인 WF6를 텅스텐 소스로 이용하였으며, 이에 대한 원자층 증착방법으로 이루어진 박막의 물성을 비교 평가하여 분석하였다.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2000년도 추계학술발표회 초록집
• /
• pp.27-27
• /
• 2000

TDEAT precursor를 이용하여 DC-Pulse Plasma MOCVD 방법과 Thermal MOCVD 방법으로 각각 TiN 박막을 증착하였다. 본 논문에서는 DC-Pulse Plasma MOCVD 방 법으로 증착된 TiN 박막과 Therrnal MOCVD 방법으로 증착된 TiN 박막의 전기적 특성에 관하여 비교 분석하였다. 동일한 조건 하에서 각각의 방법으로 증착된 박막은 4-point probe를 이용하여 면저항을 측정하였고, XRD를 이용하여 박막의 성장방향을 관찰하였으며, FE-SEM을 이용하여 박막의 두께와 단면 사진, 표면형상을 관찰하였으며, AES depth profile을 통해 두께에 따른 Ti, N, 잔류 C와 0의 함량을 분석하였으며, XPS를 통해 C의 결합형태를 파악하고자 하였다. 분석결과 DC-Pulse Plasma MOCVD 방법으로 증착된 TiN 박막이 Thermal MOCVD 방법으로 증착된 TiN 박막에 비해 전기적 특성은 매우 우수하였으며, 치밀한 구조의 박막을 가지는 것으로 나타났다. 또한, 잔류 C, O의 함량이 낮은 것으로 나타났다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2003년도 춘계학술발표강연 및 논문개요집
• /
• pp.107-107
• /
• 2003

원자층 증착(ALD, Atomic Layer Deposition)기술은 기판 표면에서의 self-limiting reaction을 통해 매우 얇은 박막을 형성할 수 있고, 두께 및 조성 제어를 정확히 할 수 있으며, 복잡한 형상의 기판에서도 100%에 가까운 step coverage를 얻을 수 있어 초미세패턴의 형성과 매우 얇은 두께에서 균일한 물리적, 전기적 특성이 요구되는 초미세 반도체 공정에 적합하다. 특히 반도체의 logic 및 memory 소자의 gate 공정에서 절연막과 보호막으로, 그리고 배선공정에서는 층간절연막(ILD, Inter Layer Dielectric)으로 사용하는 silicon oxide 박막에 적용될 경우, LPCVD 방법에 비해 낮은 온도에서 증착이 가능해 boron과 같은 dopant들의 확산을 최소화하여 transistor 특성 향상이 가능하며, PECVD 방법에 비해 전기적·물리적 특성이 월등히 우수하고 대면적 uniformity 증가가 기대된다. 본 연구에서는 자체적으로 설계 및 제작한 장비를 이용하여 silicon oxide 박막을 ALD 방법으로 증착하고 그 특성을 살펴보았다. 먼저, cycle 수에 따른 증착 박막 두께의 linearity를 통해서 원자층 증착(ALD)임을 확인할 수 있었으며, reactant exposure(L)와 증착 온도에 따른 deposition rate 변화를 알아보았다 Elipsometer를 이용해 증착된 silicon oxide 박막의 두께 및 굴절률과 그 uniformity를 관찰하였고, AES 및 XPS 분석 장비로 박막의 조성비와 불순물 성분을 살펴보았으며, 증착 박막의 치밀성 평가를 위해 HF etchant로 wet etch rate를 측정하여 물리적 특성을 정리하였다. 특히, 기존의 박막 증착 방법인 LPCVD와 PECVD에 의한 silicon oxide박막의 물성과 비교, 평가해 보았다. 나아가 적절한 촉매 물질을 선정하여 원자층 증착(ALD) 공정에 적용하여 그 효과도 살펴보았다.

• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2004년도 추계학술대회
• /
• pp.195-198
• /
• 2004

실리콘 산화막 위에 구리 확산 방지막으로서 W-N 박막을 $NH_3$ 펄스 플라즈마를 이용한 원자층 증착방법으로 형성하였다. 플라즈마 원자층 증착방법 (PPALD)은 일반적인 원자층 증착방법(ALD)의 성장 기구를 그대로 따라 간다. 그러나 일반적인 ALD 방법에 의해 증착한 W-N 박막에 비해 PPALD 방법으로 증착한 W-N 박막은 F 함유량과 비저항이 감소하였고 열적 안정성에 대한 특성도 향상되었다. 또한 $WF_6$ 가스는 실리콘 산화막과 반응을 하지 않기 때문에 $WF_6$ 가스와 $NH_3$ 가스를 사용해서 ALD 증착방법으로 실리콘 산화막 위에 W-N 박막을 증착하기 어려운 문제점(8,9)을 $NH_3$ 반응종으로 실리콘 산화막 표면을 먼저 변형시켜 $WF_6$ 가스가 산화막과 반응을 할 수 있게 함으로써 ALD 방법으로 W-N 박막을 실리콘 산화막 위에 증착 할 수 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2000년도 제18회 학술발표회 논문개요집
• /
• pp.109-109
• /
• 2000

AC형 PDP에서 보호막은 방전시 내구성(내 sputter)이 약한 유전체를 보호함으로써 panel이 장시간동안 안정된 동작을 하게 하며, 방전시 2차 전자를 많이 방출함으로써 방전전압을 낮추는 기능을 갖는다. 또한 패널의 전압특성을 결정하고 수명을 크게 좌우하며 방전전극을 플라즈마 발광에 의한 이온 스퍼터로부터 보호하고 벽전하에 의한 메모리 기능을 가지도록 하는 역할도 하는 것으로 알려져 있다. 일반적으로 보호막의 재료로는 MgO, ZrO, CeO2등이 있으며 특히 MgO는 보호막으로 널리 쓰이고 있다. 일반적으로 MgO의 증착방법의 전자빔 증착, 스퍼터링, 이온 플레이팅법이 있으며 많은 연구자들이 이러한 증착방법에 성장된 박막들을 연구하고 있다. 그러나 Cs을 이용한 MgO의 증착방법은 그리 널리 알려져 있지는 않다. 따라서 본 연구에서는 Ar/O2/Cs을 이용하여 MgO박막을 sputtering 방법으로 증착하였으며 이들의 특성에 관하여 연구하였다. Target으로는 Mg을 사용하였으며 DC sputtering법으로 MgO를 증착하였다. 기판으로는 실리콘과 유리를 이용하였으며 가스로는 Ar과 O2를 이용하고 Cs의 첨가 유무에 따라 증착하였다. 또한 입력 전력, 공정압력, 그리고 O2 가스량에 따라 박막을 증착하였으며 이에 따른 증착속도, 결정성, 조성비를 $\alpha$-step, XRD, 그리고 XPS를 이용하여 측정하였다. CS 참가할 경우 Ar/O2 가스만을 이용하여 증착했을 때보다 증착속도는 증가하였으며 XRD 분석시 (111), (200) 방향으로 우선 성장하는 것을 관찰할 수 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 1999년도 제17회 학술발표회 논문개요집
• /
• pp.66-66
• /
• 1999

최근 들어 다결정 SiGe은 MOS(Metal-Oxide-Semiconductor)에서 기존에 사용되던 다결정 Si 공정과의 호환성 및 여러 장점으로 인하여 다결정 Si 대안으로 많은 연구가 진행되고 있다. 고농도로 도핑된 P type의 다결정 SiGe은 Ge의 함량에 따른 일함수의 조절과 낮은 비저항으로 submicrometer CMOS 공정에서 게이트 전극으로 이용하려는 연구가 진행되고 있으며, 55$0^{\circ}C$ 이하의 낮은 온도에서도 증착이 가능하고, 도펀트의 활성화도가 높아서 TFT(Thin Film Transistor)에서도 유용한 재료로 검토되고 있다. 현재까지 다결정 SiGe의 증착은 MBE, APCVD, RECVD. HV/LPCVD 등 다양한 방법으로 이루어지고 있다. 이중 HV/LPCVD 방법을 이용한 증착은 반도체 공정에서 게이트 전극, 유전체, 금속화 공정 등 다양한 공정에서 사용되고 있는 방법으로 현재 사용되고 있는 반도체 공정과의 호환성의 장점으로 다결정 SiGe 게이트 전극의 증착 공정에 적합하다고 할 수 있다. 본 연구에서는 HV/LPCVD 방법을 이용하여 게이트 전극으로의 활용을 위한 다결정 SiGe의 증착 메카니즘을 분석하고 Ex-situ implantation 후 열처리에 따라 나타나는 활성화 정도를 분석하였다. 도펀트를 첨가하지 않은 다결정 SiGe을 주성엔지니어링의 EUREKA 2000 장비를 이용하여, 1000$\AA$의 열산화막이 덮혀있는 8 in 웨이퍼에 증착하였다. 증착 온도는 55$0^{\circ}C$에서 6$25^{\circ}C$까지 변화를 주었으며, 증착압력은 1mtorr-4mtorr로 유지하였다. 낮은 증착압력으로 인한 증착속도의 감소를 방지하기 위하여 Si source로서 Si2H6를 사용하였으며, Ge의 Source는 수소로 희석된 10% GeH4와 100% GeH4를 사용하였다. 증착된 다결정 SiGe의 Ge 함량은 RBS, XPS로 분석하였으며, 증착된 박막의 두께는 Nanospec과 SEM으로 관찰하였다. 또한 Ge 함량 변화에 따른 morphology 관찰과 변화 관찰을 위하여 AFM, SEM, XRD를 이용하였으며, 이온주입후 열처리 온도에 따른 활성화 정도의 관찰을 위하여 4-point probe와 Hall measurement를 이용하였다. 증착된 다결정 SiGe의 두게를 nanospec과 SEM으로 분석한 결과 Gem이 함량이 적을 때는 높은 온도에서의 증착이 더 빠른 증착속도를 나타내었지만, Ge의 함량이 30% 되었을 때는 온도에 관계없이 일정한 것으로 나타났다. XRD 분석을 한 결과 Peak의 위치가 순수한 Si과 순수한 Ge 사이에 존재하는 것으로 나타났으며, ge 함량이 많아짐에 따라 순수한 Ge쪽으로 옮겨가는 경향을 보였다. SEM, ASFM으로 증착한 다결정 SiGe의 morphology 관찰결과 Ge 함량이 높은 박막의 입계가 다결정 Si의 입계에 비해 훨씬 큰 것으로 나타났으며 근 값도 증가하는 것으로 나타났다.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 1998년도 추계학술발표회 초록집
• /
• pp.57-57
• /
• 1998

최근 건식도금 분야에 있어서 경제성의 확보를 위해 고속 증착에 관한 연구가 활발히 진행 중에 있다. 이러한 고속 증착의 방법으로서는 high current arc, laser arc, hollow cathode discharge 및 magnetron sputtering법 등이 대두되고 있다. 특히 이중 magnetron sputtering 법은 고밀도의 박막을 고속으로 증착활 수 있는 장점으로 인해 고속 증착의 효과적인 방법으로 크게 대두되고 있다. 이러한 magnetron sputtering 법을 이용한 고속 증착에 관한 연구는 Cu, Ag와 같은 순수 금속 박막의 경우 $1~3\mu\textrm{m}/min$의 증착율까지 확보한 연구결과가 이미 발표되 고 있다. 그러나 이러한 고속 증착에 관한 연구들은 순금속 박막의 증착에 한정되어 있고 화합물 박막의 고속 증착에 관한 연구결과는 거의 전무한 결과이다. 따라서 본 연구에서는 magnetron sputtering 법을 이용하여 Ti계와 Cr계의 화합물 박막을 고속으로 증착하였다. 포한 박막의 증착율 및 특성 분석을 위혜 a-step, XRD 및 SEM을 이용하였다. 본 연구의 결과 $0.25~0.38\mu\textrm{m}/min$. 증착율을 확보하였으며 XRD 분석을 통하여 화합물 박막의 합성여부를 확인하였고, 박막의 미소 경도값도 2300~2500HK의 값을 얻었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.538-539
• /
• 2013

여러 장점으로 인해 OLED는 디스플레이 및 조명 등 적용분야가 넓어지고 있지만, 수분 및 산소에 취약하여 그 수명이 제한되는 단점이 있다. 이를 해결하고자 현재까지는 glass cap을 이용한 encapsulation 기술이 적용되고 있지만, flexible 기판에 적용하지 못하는 문제가 있다. 이러한 문제를 해결하고자 여러 가지 thin film encapsulation 기술이 적용되고 있으나 보다 신뢰성이 높은 기술의 개발이 절실한 때이다. Encapsulation 무기 박막 물질로서 $Si_3N_4$ 박막은 PE-CVD (Plasma Enhanced Chemical Vapor Deposition) 등의 박막 증착법을 사용한 많은 연구가 진행되어, 저온에서의 좋은 품질의 박막 증착이 가능하지만, 100도 이하의 thermal budget을 갖는 OLED Encapsulation에 사용하기에는 충분하지 않았다. CVD 박막의 특성을 더욱 개선하기 위해 최근 ALD (Atomic Layer Deposition) 방법을 통한 $Al_2O_3$ film 증착 방법이 연구되고 있지만, 낮은 증착 속도로 인해 양산에 걸림돌이 되고 있다. 본 연구에서는 또 다른 해결책으로서 Digital CVD 방법을 이용한 양질의 $Si_3N_4$ 박막의 증착을 연구하였다. 이것은 ALD 증착법과 유사하며, 1st step에서 PECVD 방법으로 4~5 ${\AA}$의 얇은 silicon 박막을 증착하고, 2nd step에서 nitrogen plasma를 이용하여 질화 반응을 진행하고, 이러한 cycle을 원하는 두께가 될 때까지 반복적으로 진행된다. 이 때 1 cycle 당 증착속도는 7 ${\AA}$/cycle 정도였다. 최적의 증착 방법과 조건으로 기존의 CVD $Si_3N_4$ 박막 대비 1/5 이하로 pinhole을 최소화 할 수는 있지만 완벽하게 제거하기는 힘든 문제가 있고, 이를 해결하기 위한 개선을 위한 접근 방법이 필요하다고 판단하였다. 본 연구에서는 무기물 박막인 carbon nitride를 이용한 SiN/C:N multilayer 증착 연구를 진행하였다. Fig. 1은 CVD 조건으로 증착된 두께 750 nm SiN film에서 여러 층의 C:N film layer를 삽입했을 때, 38 시간의 85%/$85^{\circ}C$ 가속실험에 따라 OLED의 발광 사진이다. 그림에서 볼 수 있듯이 C:N 층을 삽입하고 또한 그 박막의 수가 증가함에 따라서 OLED에 대한 encapsulation 특성이 크게 개선됨을 확인할 수 있다.

• 한국반도체및디스플레이장비학회:학술대회논문집
• /
• 한국반도체및디스플레이장비학회 2003년도 추계학술대회 발표 논문집
• /
• pp.59-63
• /
• 2003

체적 음향파 공진기(Film bulk acoustic resonator, FBAR)는 2~10 Ghz 대역의 차세대 이동 통신용 구현에 필수적인 부품이기 때문에 국내외에서 활발한 연구가 진행되고 있다. 본 논문에서는 FBAR 소자 제조를 위한 연구에서 원자층 증착(Atomic layer deposition, ALD) 방법에 의한 ZnO buffer layer 위에 스퍼터링 방법을 이용한 2-step 방법을 사용하여 제조하였다. ALD를 이용한 ZnO buffer layer는 diethylzinc(DEZn)/$H_2O$를 순차적으로 주입하여 증착하였다. 이 때 두 원료물질 사이에 고순도 Ar 가스를 purge gas로 사용하였다. 원료의 주입시간은 1초, 원료간 purge 시간은 23 초로 하고 증착하였다. 2-step 방법을 이용할 경우, 스퍼터링 방법만을 이용하였을 때 보다 우수한 c-축 배향성 및 박막의 표면형상이 관찰되었다. 2-step 방법을 FBAR 소자 제작에 적용할 경우 보다 우수한 특성의 공진기를 제작할 수 있을 것으로 기대된다.