• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.112-112
• /
• 2011

유기박막 트랜지스터(Organic Thin Film Transistor: OTFT)는 낮은 공정비용과 기존의 고체 실리콘 트랜지스터로서 실혐 할 수 없는 플렉시블 디스플레이, 스마트카드, 태양전지 등의 매우 넓은 활용범위로 각광받고 있는 연구 분야 중 하나이다. 본 연구에서는 열 증발 증착장비(Thermal Evaporator)를 이용하여 펜타센을 활성층으로 사용한 유기박막 트랜지스터를 제작하였다. Heavily doped된 N형 실리콘 기판을 메탄올, 에탄올, 불산 처리를 하여 세척을 한 후 PECVD를 이용하여 SiO2를 200 nm 증착하였다. 그 후 열 증발 증착 장비를 사용하여 펜타센을 활성층으로 사용하였고, 분말 형태의 펜타센의 질량을 15~60 mg으로 조절하여 활성층의 두께를 조절하였다. 펜타센 증착 후 100도에서 열처리를 하고, 그 후 Shadow Mask를 이용하여 전극을 150nm 증착하였다. 이때 전극은 Au, Al, Ni 세가지 종류를 사용하였다. 펜타센의 질량을 조절하여 증착한 활성층의 두께는 60 mg일 때 약 60 nm, 45 mg일 때 약 45 nm로 1:1의 비율로 올라가는 것을 확인 할 수 있었고, 펜타센의 두께가 30 nm일 때 특성이 가장 잘 나오는 것을 볼 수 있었다. 펜타센의 두께가 두꺼울수록 게이트에서 인가되는 전압의 필드가 제대로 걸리지 않아 특성이 나쁘게 나온 것으로 보인다. 또한 활성층을 30 nm로 고정하고 전극의 종류를 바꿔가며 전기적 특성(캐리어 이동도, 문턱전압, 전달특성 등)을 측정 했을 때 전극으로 Al보다는 Au와 Ni를 사용했을 때 전기적 특성이 더 우수하게 나오는 것을 볼 수 있었다. 메탈과 펜타센과의 일함수 차이에 따른 결과로 보여진다.

• Applied Microscopy
• /
• 제29권3호
• /
• pp.265-274
• /
• 1999

DC마그네트론 스퍼터링방법으로 공정조건을 변화시키며 종착된 구리박막의 미세구조를 분석하였다. 폴리이미드위에 두께 50nm의 Cr박막을 증착한 뒤 두께 500 nm 또는 1000nm의 Cu 박막을 아르곤 압력을 5, 50, 100 mtorr로 변화시키며 증착하였으며 박막의 미세구조는 범용 SEM과 고분해능 SEM, TEM을 사용하여 관찰하였다. 스퍼터링 압력이 증가할수록 열린 계면이 더 많이 관찰되었다. 5 mtorr에서 형성된 박막의 표면은 균일하고 치밀한 구조인 반면에 높은 압력에서 증착된 시편에는 많은 미세 균열이 관찰되었다. 50, 100 mtorr에서 증착된 시편은 박막 두께의 영향도 관찰되어 500nm의 경우에 비해 두께가 $1{\mu}m$인 두꺼운 박막에서 더 법고 큰 균열이 발견되며 균열의 수도 증가하였다. 고분해능 SEM과 TEM으로 관찰한 결과 5 mtorr에서 증착된 시편의 특정 미세 형상은 하나의 결정립이며 주상정이 잘발달된 50, 100 mtorr에서 증착된 시편에서는 1개의 주상정 내부에 여러개의 결정립이 존재하였다. 증착압력이 증가할수록 구리박막의 결정립 크기가 감소하였는데 이는 구리원자의 표면 확산이 방해 받았기 때문이다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2004년도 하계학술대회 논문집 Vol.5 No.1
• /
• pp.531-534
• /
• 2004

초전도 coated conductor는 보호층/초전도층/완충층/금속기판의 구조를 가지며 완충층은 다층산화물 박막으로 이루어져 있다. 본 연구에서는 니켈 기판의 원자가 초전도층으로 확산 침투하는 것을 방지하는 YSZ(Yttria Stabilized Zirconia) 박막의 증착방법 및 최적조건에 대하여 소개하고자 한다. 금속타겟을 사용하며 산화반응가스로서 수증기를 사용하는 것을 특징으로 하는 DC reactive sputtering을 이용하여 YSZ를 증착하였으며 기판 온도는 $850^{\circ}C$ 이며 증착시 수증기 분압은 1mTorr이었다. YSZ의 최적두께를 알아보기 위하여 $CeO_2(12.2nm)/Ni$ 상부에 130nm, 260nm, 390nm, 650nm로 두께를 달리하여 YSZ층을 증착하고 SEM으로 박막 표면상태를 관찰한 결과 columnar grain growth를 하며 두께가 두꺼워 질수록 표면조도가 증가함을 알 수 있었다. 4개의 각 시료위에 thermal evaporation 증착법을 이용하여 $CeO_2$를 18.3nm의 두께로 증착한 후 PLD를 이용하여 YBCO 초전도 박막을 300nm 두께로 증착하였고 77K, 0T에서 임계전류가 각각 0, 6A, 7.5A, 5A로 측정되었다. 이는 YSZ층의 두께가 두꺼워질수록 기판 구성원자의 확산방지역할을 충실히 하는 반면에 표면조도는 증가함을 알 수 있었다.

• E2M - 전기 전자와 첨단 소재
• /
• 제4권4호
• /
• pp.344-353
• /
• 1991

무정형 SiC 박막을 수평형 CVD반응기로부터 SiH$_{4}$ 및 H$_{2}$를 반응기체로 하여 실리콘 웨이퍼위에 증착시켜 제조하였다. 박막 성장 속도는 상압에서 650.deg.C와 850.deg.C범위에서 측정되었다. 반응기체의 유량은 1000sccm으로 고정하였으며 SiH$_{4}$와 CH$_{4}$의 유량을 변화시켰다. 증착 반응속도식으로 표면 반응이 율속단계인 Eley-Rideal 모델과 SiH$_{4}$와 CH$_{4}$의 종도에 m차로 비례하는 두가지 속도식을 가정하였다. 증착시간에 따른 SiC 박막두께의 측정으로부터 얻은 증착 반응 속도로부터 회귀 분석법에 의하여 두가지 반응속도식의 반응속도 상수를 구하였다. 얻어진 반응속도식에 의해서 계산된 값과 실험치를 비교한 결과 0.15차의 반응속도식이 Eley-Rideal반응기구보다 약산 더 잘 맞음을 알 수 있으나 두 모델 다 약간씩 실험결과와 차이가 나고 있다. 이것은 본 실험의 증착 조건의 율속단계가 확산 단계와 표면 반응 단계의 전이영역 즉 본 실험의 증착조건에서 확산속도와 표면 반응속도가 비슷하기 때문으로 생각된다. 또한 Eley-Rideal 반응기구에서 부터 얻어진 SiH$_{4}$ 및 CH$_{4}$의 흡착평형상수 $K_{s}$ 와 $K_{c}$ 값을 비교하면 1000K이하에서는 $K_{s}$ 가 $K_{c}$ 보다 큰 값을 가지는데 이것은 Gibbs 자유에너지 최소화 방법에서 구한 결과와 일치하였다.

• 한국자기학회:학술대회 개요집
• /
• 한국자기학회 2002년도 동계연구발표회 논문개요집
• /
• pp.184-185
• /
• 2002

최신 강자성 메모리 공정과 실리콘 비메모리 공정에서 Co, Ni, Fe 등 천이금속 계열의 증착 조건이 소자의 특성 향상 및 신뢰성 향상을 위하여 중요성이 점점 중요해 지고 있다. 강자성 메모리(MRAM)의 출현과 함께 Co, Ni, Fe 등의 수십 $\AA$ 두께를 전체 기판에 대해 균일하게 증착할 요구가 생겼다. MRAM에 요구되는 자기저항특성은 이러한 박막의 수 $\AA$ 두께 변화에 급격히 변화할 수 있으므로[1,2] 원하는 두께로 균일하게 증착 할 수 있는 기술의 확보가 필요하다[3]. (중략)

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.152-152
• /
• 2010

이종접합 태양전지에서 Intrinsic a-Si:H의 역할은 상당히 중요하다. Passivation 효과와 높은 Voc에 이르는 핵심적인 Layer이다. 본 연구는 Intrinsic a-Si:H Layer의 증착조건을 가변하여 최적의 Passivation 효과를 얻는데 목적이 있다. 웨이퍼는 n-Type $500\;{\mu}m$두께에를 사용하였다. Intrinsic a-Si:H Layer는 $SiH_4$ 가스와 $H_2$ 가스를 혼합하여 증착하게 되는데 혼합비는 1:5로 고정하였다. 증착두께는 이종접합 태양전지에서 필요한 5nm로 고정하였으며 증착장비는 PECVD를 이용하였다. PECVD는 VHF(60MHz)를 이용하였고 증착온도는 $200^{\circ}C$로 고정하여 진행하였다. 가변내용은 전극거리와 파워, 압력이다. 전극거리는 20mm에서 80mm까지 가변하였고 압력은 100mTorr에서 500mTorr까지 가변하였다. 파워는 플라즈마의 방정특성을 알아본 후 최소파워를 이용하여 증착하였다. 이는 증착 시 플라즈마에 의한 박막 손상을 최소화하기 위함이다. 측정은 QSSPC 방식으로 Carrier Lifetime과 Implied Voc를 측정하였으며 두께는 Ellipsometry를 이용하여 측정하였다. 전극거리 60mm에서 증착압력은 400mTorr이고 파워는 $14mW/cm^2$에서 가장 높은 Carrier Lifetime 과 Implied Voc를 나타내었다. Carrier Lifetime은 2.2ms이고 Implied Voc는 709mV를 달성 하였다. Carrier Lifetime이 높으면 Surface Recombination이 낮다는 의미이며 이는 고효율 이종접합 태양전지 제작에 있어서 직렬저항을 줄일 수 있는 필수적인 요소이다. Implied Voc는 이종접합 태양전지의 Voc에 직결된 인자로 이종접합 태양전지의 Voc를 예상할 수 있는 중요한 요소이다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 1999년도 제17회 학술발표회 논문개요집
• /
• pp.111-111
• /
• 1999

반도체 소자의 고집적화 및 고속화에 따라 다층 금속배선에서의 RC 지연이 전체 지연의 주된 요소로 되고 있다. 이런 RC 진연을 줄이기 위해서 현재 다층 금속배선의 층간 절연막으로 사용하고 있는 SiO2 박막(k~3.9)을 보다 낮은 유전상수(low-k)를 가지는 물질로 대체할 것이 요구된다. 층간 절연막으로서 가져야 할 가장 중요한 것은 낮은 유전상수와 높은 열적안정성($\geq$45$0^{\circ}C$)이다. 본 연구에서는 Toluene을 precursor로 사용한 PECVD방법으로 low-k 유사중합체 유기박막을 성장시켰으며 부동한 온도에서 성장된 박막의 특성을 비교하여 증착온도가 박막의 특성에 미치는 영향에 대하여 조사하였다. 유사중합체 유기박막은 platinum(Pt)기판과 silicon 기판위에 같이 증착되었다. Precursor는 4$0^{\circ}C$로 유지된 bubbler에 담겨지고 증발된 precursor molecules는 Argon(Ar:99.999%) carrier 가스에 의해 process reactor 내부로 유입된다. Plasma는 RF(13.56MHz generator로 연결된 susceptor 주위에 발생시켰다. Silicon 기판위에 증착한 시편으로 Fourier transform infrared (FTIR) spectra 및 열적 안정성을 측정하였고, Pt 기판위에 증착한 시편으로 Al/유기박막/Pt 구조의 capacitor를 만들어 열적안정성을 측정하였고, Pt 기판위에 증착한 시편으로는 Al/유기박막/Pt 구조의 capacitor를 만들어 K값 및 절연성을 측정하였다. Capacitance는 1MHz 주파수에서 측정하였다. 열적안정성은 30분동안 Ar 분위기에서 annealing하기 전후의 증착막의 두께의 변화를 측정함으로써 조사하였으며 유기박막의 두께는 surface profilometer로 측정하였다. 증착온도가 45$^{\circ}C$에서 15$0^{\circ}C$, 25$0^{\circ}C$로 높아짐에 따라 k값은 높아졌지만 대신 열적안정성은 좋아졌다. plasma power 30W인 경우 45$^{\circ}C$에서 증착했을 때 유전상수는 2.80으로 낮았지만 40$0^{\circ}C$에서 30분 동안 열처리한 후 두께가 49% 감소하였다. 그러나 25$0^{\circ}C$에서 증착했을 때 유전상수는 3.10으로 좀 높아졌지만 열적으로는 40$0^{\circ}C$까지 안정하였으며 45$0^{\circ}C$에서도 두께의 감소는 8%에 불과했다.

• 한국결정학회:학술대회논문집
• /
• 한국결정학회 2002년도 정기총회 및 추계학술연구발표회
• /
• pp.45-47
• /
• 2002

반도체 소자의 고집적화 및 고속화가 요구됨에 따라 MOSFET 구조의 게이트 절연막으로 사용되고 있는 SiO₂ 박막의 두께를 감소시키려는 노력이 이루어지고 있다. 0.1㎛ 이하의 소자를 위해서는 15Å 이하의 두께를 갖는 SiO₂가 요구된다. 하지만 두께감소는 절연체의 두께와 지수적인 관계가 있는 누설전류를 증가시킨다[1-3]. 따라서 같은 게이트 개패시턴스를 유지하면서 누설전류를 감소시키기 위해서는 높은 유전상수를 갖는 두꺼운 박막이 요구되는 것이다. 그러므로 약 25정도의 높은 유전상수를 갖고 5.2～7.8 eV 정도의 비교적 높은 bandgap을 갖으며, 실리콘과 열역학적으로 안정한 물질로 알려진 HfO2[4-5]가 최근 큰 관심을 끌고 있다. 본 연구에서는 HfO₂ 박막을 실제 소자에 적용하기 위하여 전극 및 열처리에 따른 HfO₂ 박막의 미세구조 및 전기적 특성에 관한 연구를 수행하였다. 이를 위해, HfO₂ 박막을 reactive DC magnetron sputtering 방법으로 증착하고, XRD, TEM, XPS를 사용하여 ZrO₂ 박막의 미세구조를 관찰하였으며, MOS 캐패시터 구조의 C-V 및 I-V 특성을 측정하여 HfO₂ 박막의 전기적 특성을 관찰하였다. HfO₂ 타겟을 스퍼터링하면 Ar 스퍼터링에 의해 에너지를 가진 산소가 기판에 스퍼터링되어 Si 기판과 반응하기 때문에 HfO₂ 박막 형성과 더불어 Si 기판이 산화된다[6]. 그래서 HfO₂같은 금속 산화물 타겟 대신에 순수 금속인 Hf 타겟을 사용하고 반응성 기체로 O₂를 유입시켜 타겟이나 시편위에서 high-k 산화물을 만들면 SiO/sub X/ 계면층을 제어할 수 있다. 이때 저유전율을 갖는 계면층은 증착과 열처리 과정에서 형성되고 특히 500℃ 이상에서 high-k/Si를 열처리하면 계면 SiO₂층은 증가하는 데, 이것은 산소가 HfO₂의 high-k 박막층을 뚫고 확산하여 Si 기판을 급속히 산화시키기 때문이다. 본 방법은 증착에 앞서 Si 표면을 희석된 HF를 이용해 자연 산화막과 오염원을 제거한 후 Hf 금속층과 HfO₂ 박막을 직류 스퍼터링으로 증착하였다. 우선 Hf 긍속층이 Ar 가스 만의 분위기에서 증착되고 난 후 공기중에 노출되지 않고 연속으로 Ar/O₂ 가스 혼합 분위기에서 반응 스퍼터링 방법으로 HfO₂를 형성하였다. 일반적으로 Si 기판의 표면 위에 자연적으로 생기는 비정질 자연 산화막의 두께는 10～15Å이다. 그러나 Hf을 증착한 후 단면 TEM으로 HfO₂/Si 계면을 관찰하면 자연 산화막이 Hf 환원으로 제거되기 때문에 비정질 SiO₂ 층은 관찰되지 않았다. 본 실험에서는 HfO2의 두께를 고정하고 Hf층의 두께를 변수로 한 게이트 stack의 물리적 특성을 살펴보았다. 선증착되는 Hf 금속층을 0, 10, 25Å의 두께 (TEM 기준으로 한 실제 물리적 두께) 로 증착시키고 미세구조를 관찰하였다. Fig. 1(a)에서 볼 수 있듯이 Hf 금속층의 두께가 0Å일때 13Å의 HfO₂를 반응성 스퍼터링 방법으로 증착하면 HfO₂와 Si 기판 사이에는 25Å의 계면층이 생기며, 이것은 Ar/O₂의 혼합 분위기에서의 스퍼터링으로 인한 Si-rich 산화막 또는 SiO₂ 박막일 것이다. Hf 금속층의 두께를 증가시키면 계면층의 성장은 억제되는데 25Å의 Hf 금속을 증착시키면 HfO₂ 계면층은 10Å미만으로 관찰된다. 그러므로 Hf 금속층이 충분히 얇으면 플라즈마내 산소 라디칼, 이온, 그리고 분자가 HfO₂ 층을 뚫고 Si 기판으로 확산되어 SiO₂의 계면층을 성장시키고 Hf 금속층이 두꺼우면 SiO/sub X/ 계면층을 환원시키면서 Si 기판으로의 산소의 확산은 막기 때문에 계면층의 성장은 억제된다. 따라서 HfO₂/Hf(Variable)/Si 계에서 HfO₂ 박막이 Si 기판위에 직접 증착되면, 순수 HfO₂ 박막의 두께보다 높은 CET값을 보이고 Hf 금속층의 두께를 증가시키면 CET는 급격하게 감소한다. 그러므로 HfO₂/Hf 박막의 유효 유전율은 단순 반응성 스퍼터링에 의해 형성된 HfO₂ 박막의 유전율보다 크다. Fig. 2에서 볼 수 있듯이 Hf 금속층이 너무 얇으면 계면층의 두께가 두꺼워 지고 Hf 금속층이 두꺼우면 HfO₂층의 물리적 두께가 두꺼워지므로 CET나 EOT 곡선은 U자 형태를 그린다. Fig. 3에서 Hf 10초 (THf=25Å) 에서 정전 용량이 최대가 되고 CET가 20Å 이상일 때는 high-k 두께를 제어해야 하지만 20Å 미만의 두께를 유지하려면 계면층의 두께를 제어해야 한다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.236.2-236.2
• /
• 2014

세계 반도체 시장은 컴퓨터 기능이 더해진 모바일 기기의 수요가 증가함에 따라 메모리반도체의 시장규모가 최근 빠른 속도로 증가했다. 특히 모바일 기기에서 저장장치 역할을 하는 비휘발성 반도체인 NAND Flash Memory는 스마트폰 및 태블릿PC 등 휴대용 기기의 수요 증가, SSD (Solid State Drive)를 탑재한 PC의 수요 확대, 서버용 SSD시장의 활성화 등으로 연평균 18.9%의 성장을 보이고 있다. 이러한 경제적인 배경 속에서 NAND Flash 미세공정 기술의 마지막 단계로 여겨지는 1Xnm 공정이 개발되었다. 그러나 1Xnm Flash Memory의 생산은 새로운 제조설비 구축과 차세대 공정 기술의 적용으로 제조비용이 상승하는 단점이 있다. 이에 따라 제조공정기술을 미세화하지 않고 기존의 수평적 셀구조에서 수직적 셀구조로 설계 구조를 다양화하는 기술이 대두되고 있는데 이 중 Flash Memory의 대용량화와 수명 향상을 동시에 추구할 수 있는 3D NAND 기술이 주목을 받게 되면서 공정기술의 변화도 함께 대두되고 있다. 3D NAND 기술은 기존라인에서 전환하는데 드는 비용이 크지 않으며, 노광장비의 중요도가 축소되는 반면, 증착(Chemical Vapor Deposition) 및 식각공정(Etching)의 기술적 난이도와 스텝수가 증가한다. 이 중 V-NAND 3D 기술에서 사용하는 박막증착 공정의 경우 산화막과 질화막을 번갈아 증착하여 30layer 이상을 하나의 챔버 내에서 연속으로 증착한다. 다층막 증착 공정이 비정상적으로 진행되었을 경우, V-NAND Flash Memory를 제조하기 위한 후속공정에 영향을 미쳐 웨이퍼를 폐기해야 하는 손실을 초래할 수 있다. 본 연구에서는 V-NAND 다층막 증착공정 중에 다층막의 두께를 가상 계측하는 알고리즘을 개발하고자 하였다. 증착공정이 진행될수록 박막의 두께는 증가하여 커패시터 관점에서 변화가 생겨 RF 신호의 진폭과 위상의 변화가 생긴다는 점을 착안하여 증착 공정 중 PECVD 장비 RF matcher와 heater에서 RF 신호의 진폭과 위상을 실시간으로 측정하여 데이터를 수집하고, 박막의 두께와의 상관성을 분석하였다. 이 연구 결과를 토대로 V-NAND Flash memory 제조 품질향상 및 웨이퍼 손실 최소화를 실현하여 제조 시스템을 효율적으로 운영할 수 있는 효과를 기대할 수 있다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.194-194
• /
• 2010

태양전지용 투명전도막에 사용되는 Al-doped ZnO (AZO) 막은 저가이면서도 가시광역 영역에서 갖는 우수한 투과율과 낮은 비저항을 갖는 특성 때문에 ITO의 대체 재료로서 최근 활발한 연구가 진행되고 있다. 특히, 양산 현장에서는 in-line type의 대형 sputtering system에서 증착하고 있으며 높은 증착 속도와 박막 특성의 균일도가 중요한 과제다. 본 연구에서는 $2\;m\;{\times}\;1\;m\;{\times}\;0.2\;m$의 sputtering system에서 기판 캐리어를 이용해서 커다란 기판을 좁고 긴 타겟의 양쪽으로 왕복 운동을 하는 swing dynamic deposition 방법으로 $272\;mm\;{\times}\;500\;mm$ 크기의 AZO target (Al 2 wt%)을 이용하여 bipolar pulsed dc로 증착하였다. 이 시스템의 배기는 TMP와 cryo pump를 이용해서 $5\;{\times}\;10^{-7}\;Torr$의 기본 진공도를 얻으며, 공정 중에는 TMP만 사용하였다. 하지만, 본 시스템의 TMP는 비대칭 적으로 한쪽에 치우쳐 설치되어 있는데, 이것이 챔버 내에서 공정 가스인 Ar의 유동의 불균일도를 초래하게 되며, 그것이 증착되는 박막의 두께 균일도 및 특성 균일도에 영향을 주고 있음을 알 수 있었다. 본 연구에서는 다른 기본 진공도에서 증착된 AZO 박막의 특성 차이를 알아보고 비대칭 배기 구조가 in-line type 시스템에서 어떠한 두께 및 특성 불균일도를 가져오는지, 그리고 시스템 내부에 발생시키는 압력 불균일도를 상용 3차원 전산 유체해석 프로그램인 CFD-ACE+를 이용하여 분석하였다.