• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.266.1-266.1
• /
• 2014

반도체 및 디스플레이 등의 산업 중 증착공정에서 TCO 등 산화막의(oxide thin film) 중요성은 날로 대두되고 있다. 특히 정밀한 막질을 원하는 공정에서 산소(Oxygen)유량의 차이로 인한 생성된 막질의 변화가 크다. 이로 인하여 여러 연구실에서 다양한 연구가 활발하게 진행중에 있다. 특히 최근 IGZO (In-Ga-ZnO)가 이슈가 되면서 더 다양하게 연구가 진행중이다. 그러나 공정 장비의 노화나 증착공정중장비(Chamber)내부의 미세한 변화가 많아 산소와 공정 기체의 비가 틀어지는 경우가 있고 이를 제어하기는 쉽지 않은 실정이다. 본 연구에서는 먼저 ITO (Indium Tin Oxide)타겟을 통해 스퍼터장비에서 일반적인 공정을 진행한 박막과, 제작된 유량 제어 시스템을 통하여 공정을 진행한 박막을 만들었다. 이를 통해 박막의 차이점을 분석하고 증착공정중 발생하는 플라즈마의 분석도 진행하여 공정의 제어가 가능함을 확인하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.169-169
• /
• 2010

박막형 CIGS 태양전지의 배면전극으로 사용되는 Mo 박막은 낮은 저항으로 인한 전기전도성과 열적 안전성이 아주 우수하다. 연구에서는 연성 CIGS 태양전지의 제조를 위한 Mo 배면전극의 대면적 증착기술에 관한 것으로 DC Magnetron Sputtering 공정을 이용하여 전주기술을 통한 Ni-Fe계 연성기판재 위에 졸걸법으로 합성된 $SiO_2$ 절연박막에 Mo 박막을 증착하는 것을 목적으로 하고 있다. 실험에서는 연성기판재 대신 시편을 Sodalime glass, Si wafer, SUS계 소재를 사용하여 스퍼터링 공정에 의한 Mo 박막을 증착하였다. 실험에서 타겟에 인가되는 전력과 공정압력을 변수로 하여 Mo 박막의 증착율, 전기저항성을 측정하였다. 타겟의 크기는 $80mm{\times}350mm$, 타겟과 기판간 거리 20cm 이었으며, 공정 압력은 2~50 mtorr 영역에서 인가전력을 0.5-1.5kW로 하였다. Mo 박막의 증착율과 전기적 특성을 측정하기 위하여 $\alpha$-step과 4-point probe(CMT-SR 1000N)를 이용하였다. 그리고 Mo 박막의 잔류응력을 측정하기 위하여 잔류응력측정기를 이용하였다. Mo 박막의 미세구조분석을 위하여 SEM 및 XRD를 분석을 실시하였다. 배면전극으로서 전기저항성은 공정압력에 따라 좌우 되었으며, 2 mTorr 공정압력과 1.5kW의 전력에서 최소값인 $8.2\;{\mu}{\Omega}-cm$의 저항값과 증착율 약 $6\;{\mu}/h$를 보였다. 기판재와의 밀착성과 관련한 잔류응력 측정과 XRD분석을 통한 결정립 크기를 분석하여 공정압력에 따른 Mo 박막의 잔류응력과 전기 저항 및 결정립 크기의 상관관계를 조사하였다. 그리고 대면적 CIGS 증착공정을 위해 직각형 타겟을 통해 증착된 Mo 박막의 증착분포를 20cm 이내 조사하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.08a
• /
• pp.324-325
• /
• 2012

반도체 소자의 미세화가 진행됨에 따라 고품질의 절연막, 즉 낮은 두께에서 높은 밀도와 낮은 누설 전류를 필요로 하게 되었다. 이를 위해 기존의 화학 기상 증착법을 이용한 절연막 증착의 공정 압력을 낮추어 1 Pa 이하의 공정 압력에서 절연막 증착 공정이 필요로 하게 되었다. 본 연구에서는 화학 기상 증착법을 이용하여 최저 0.1 mtorr의 극 저압에서 SiO2 절연막증착 공정을 구현하였고, 증착된 박막의 특성을 평가하였다. Fig. 1은 공정 압력의 변화에 따른 화학 기상 증착 장비의 플라즈마 상태를 나타낸 결과이다. 1.5 mtorr의 공정 압력 까지는 플라즈마의 상태가 균일하게 나타나지만, 그 이하의 압력에서는 플라즈마 균일도가 떨어지는 결과가 나타났다. 이는 기존의 플라즈마 공정을 이용하여 절연막 증착 공정이 어려움을 제시하는 결과이며, 이의 해결을 위해 새로운 형태의 플라즈마 장치가 필요함을 시사한다. Fig. 2는 각각의 공정 압력에 다른 $SiO_2$ 박막의 증착 결과를 AFM을 이용하여 측정한 결과이다. 박막의 표면 거칠기 값은 0.9 mTorr까지는 3 nm 수준이며, 0.1 mTorr에서는 0.4 nm로 측정되었다. 플라즈마 상태가 균일하지 않은 0.1 mTorr에서도 비교적 균일한 박막을 얻을 수 있었으나, 높은 공정 업력에 비해 전체적인 균일도도 낮은 결과이며, 이는 플라즈마 상태를 보완함으로서 해결 가능하다. 측정된 박막의 밀도는 2.311~2.59 g/$cm^3$의 수준으로 벌크 상태의 밀도 값에 근접한 결과를 얻었으며 이는 저압에서 증착한 $SiO_2$ 박막의 품질이 높음을 시사한다. 절연막의 증요한 특성 중 하나인 누설 전류 값은 MIM 구조를 이용하여 측정하였다. 측정된 누설 전류 값은 10~12 A 수준으로 기존 반도체 소자 공정에 적용 가능한 수준이다. 고 품질의 절연체 박막 증착을 위해서는 플라즈마 구조를 보완할 필요가 있으며, 이를 이용하면 반도체 소자 제작에 요구되어 지는 절연막 증착이 가능할 것으로 예상된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 1999.07a
• /
• pp.66-66
• /
• 1999

최근 들어 다결정 SiGe은 MOS(Metal-Oxide-Semiconductor)에서 기존에 사용되던 다결정 Si 공정과의 호환성 및 여러 장점으로 인하여 다결정 Si 대안으로 많은 연구가 진행되고 있다. 고농도로 도핑된 P type의 다결정 SiGe은 Ge의 함량에 따른 일함수의 조절과 낮은 비저항으로 submicrometer CMOS 공정에서 게이트 전극으로 이용하려는 연구가 진행되고 있으며, 55$0^{\circ}C$ 이하의 낮은 온도에서도 증착이 가능하고, 도펀트의 활성화도가 높아서 TFT(Thin Film Transistor)에서도 유용한 재료로 검토되고 있다. 현재까지 다결정 SiGe의 증착은 MBE, APCVD, RECVD. HV/LPCVD 등 다양한 방법으로 이루어지고 있다. 이중 HV/LPCVD 방법을 이용한 증착은 반도체 공정에서 게이트 전극, 유전체, 금속화 공정 등 다양한 공정에서 사용되고 있는 방법으로 현재 사용되고 있는 반도체 공정과의 호환성의 장점으로 다결정 SiGe 게이트 전극의 증착 공정에 적합하다고 할 수 있다. 본 연구에서는 HV/LPCVD 방법을 이용하여 게이트 전극으로의 활용을 위한 다결정 SiGe의 증착 메카니즘을 분석하고 Ex-situ implantation 후 열처리에 따라 나타나는 활성화 정도를 분석하였다. 도펀트를 첨가하지 않은 다결정 SiGe을 주성엔지니어링의 EUREKA 2000 장비를 이용하여, 1000$\AA$의 열산화막이 덮혀있는 8 in 웨이퍼에 증착하였다. 증착 온도는 55$0^{\circ}C$에서 6$25^{\circ}C$까지 변화를 주었으며, 증착압력은 1mtorr-4mtorr로 유지하였다. 낮은 증착압력으로 인한 증착속도의 감소를 방지하기 위하여 Si source로서 Si2H6를 사용하였으며, Ge의 Source는 수소로 희석된 10% GeH4와 100% GeH4를 사용하였다. 증착된 다결정 SiGe의 Ge 함량은 RBS, XPS로 분석하였으며, 증착된 박막의 두께는 Nanospec과 SEM으로 관찰하였다. 또한 Ge 함량 변화에 따른 morphology 관찰과 변화 관찰을 위하여 AFM, SEM, XRD를 이용하였으며, 이온주입후 열처리 온도에 따른 활성화 정도의 관찰을 위하여 4-point probe와 Hall measurement를 이용하였다. 증착된 다결정 SiGe의 두게를 nanospec과 SEM으로 분석한 결과 Gem이 함량이 적을 때는 높은 온도에서의 증착이 더 빠른 증착속도를 나타내었지만, Ge의 함량이 30% 되었을 때는 온도에 관계없이 일정한 것으로 나타났다. XRD 분석을 한 결과 Peak의 위치가 순수한 Si과 순수한 Ge 사이에 존재하는 것으로 나타났으며, ge 함량이 많아짐에 따라 순수한 Ge쪽으로 옮겨가는 경향을 보였다. SEM, ASFM으로 증착한 다결정 SiGe의 morphology 관찰결과 Ge 함량이 높은 박막의 입계가 다결정 Si의 입계에 비해 훨씬 큰 것으로 나타났으며 근 값도 증가하는 것으로 나타났다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.236.2-236.2
• /
• 2014

세계 반도체 시장은 컴퓨터 기능이 더해진 모바일 기기의 수요가 증가함에 따라 메모리반도체의 시장규모가 최근 빠른 속도로 증가했다. 특히 모바일 기기에서 저장장치 역할을 하는 비휘발성 반도체인 NAND Flash Memory는 스마트폰 및 태블릿PC 등 휴대용 기기의 수요 증가, SSD (Solid State Drive)를 탑재한 PC의 수요 확대, 서버용 SSD시장의 활성화 등으로 연평균 18.9%의 성장을 보이고 있다. 이러한 경제적인 배경 속에서 NAND Flash 미세공정 기술의 마지막 단계로 여겨지는 1Xnm 공정이 개발되었다. 그러나 1Xnm Flash Memory의 생산은 새로운 제조설비 구축과 차세대 공정 기술의 적용으로 제조비용이 상승하는 단점이 있다. 이에 따라 제조공정기술을 미세화하지 않고 기존의 수평적 셀구조에서 수직적 셀구조로 설계 구조를 다양화하는 기술이 대두되고 있는데 이 중 Flash Memory의 대용량화와 수명 향상을 동시에 추구할 수 있는 3D NAND 기술이 주목을 받게 되면서 공정기술의 변화도 함께 대두되고 있다. 3D NAND 기술은 기존라인에서 전환하는데 드는 비용이 크지 않으며, 노광장비의 중요도가 축소되는 반면, 증착(Chemical Vapor Deposition) 및 식각공정(Etching)의 기술적 난이도와 스텝수가 증가한다. 이 중 V-NAND 3D 기술에서 사용하는 박막증착 공정의 경우 산화막과 질화막을 번갈아 증착하여 30layer 이상을 하나의 챔버 내에서 연속으로 증착한다. 다층막 증착 공정이 비정상적으로 진행되었을 경우, V-NAND Flash Memory를 제조하기 위한 후속공정에 영향을 미쳐 웨이퍼를 폐기해야 하는 손실을 초래할 수 있다. 본 연구에서는 V-NAND 다층막 증착공정 중에 다층막의 두께를 가상 계측하는 알고리즘을 개발하고자 하였다. 증착공정이 진행될수록 박막의 두께는 증가하여 커패시터 관점에서 변화가 생겨 RF 신호의 진폭과 위상의 변화가 생긴다는 점을 착안하여 증착 공정 중 PECVD 장비 RF matcher와 heater에서 RF 신호의 진폭과 위상을 실시간으로 측정하여 데이터를 수집하고, 박막의 두께와의 상관성을 분석하였다. 이 연구 결과를 토대로 V-NAND Flash memory 제조 품질향상 및 웨이퍼 손실 최소화를 실현하여 제조 시스템을 효율적으로 운영할 수 있는 효과를 기대할 수 있다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2009.05a
• /
• pp.149-149
• /
• 2009

실제 산업에서 가장 많이 사용하고 있는 in-line type system에서 Al-doped ZnO (AZO) 막을 bipolar pulsed DC sputtering을 이용해 증착하였다. 약 30 nm/sec의 속도로 기판을 타겟 좌우로 swing 하면서 동적 증착 공정을 한 AZO 박막의 columnar structure가 정적 증착일 때와 다른 형태의 zigzag-type columnar structure가 형성되었다. 투명전도막의 가장 중요한 특성인 비저항과 투과도가 동적 증착 공정일 때의 박막과 정적 증착 공정일 때의 박막이 각각 $2.5{\times}10^{-3}{\Omega}{\cdot}cm$, 78.5%와 $1.65{\times}10^{-3}{\Omega}{\cdot}cm$, 83.9% 였다. 이렇게 성장하는 막의 구조 형태에 따라 달라지는 특성 변화는 양산하는 현장에서 매우 중요한 것이며, 동적 증착 공정에서의 박막 특성 개선에 정적 증착 공정과는 다른 방법의 연구가 필요할 것이다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.371.1-371.1
• /
• 2014

반도체 트랜지스터의 크기가 점점 미세화 함에 따라 이에 수반되는 절연막에 대한 요구 조건도 까다로워지고 있다. 특히 게이트 산화 막의 두께는 10 nm 이하에서 고밀도를 갖는 높은 유전율 막에 대한 요구가 증가되고 있으며 또한 증착 온도 역시 낮아져야 한다. 이러한 요구사항을 충족하는 기술중의 하나는 매우 낮은 압력 및 200도 이하 저온에서 절연막을 증착하는 것이다. 본 연구에서는 플라즈마 화학 기상 증착(PE-CVD) 시스템을 이용하여 $180^{\circ}C$의 온도 및 10 mTorr의 압력에서 SiN 및 SiCN 박막을 제조하였다. 박막의 특성은 원자층 증착 공정 결과와 유사하면서 증착 속도의 향상을 위해 개조된 사이클릭 화학 기상 증착 공정을 이용하였다. Si 전구체와 산화제는 기판에 공급되기 전에 혼합되어 1차 리간드 분해를 하였으며, 리간드가 일부 제거된 가스가 기판에 흡착되는 구조이다. 기판흡착 후 플라즈마 처리 공정을 이용하여 2차 리간드 분해 공정을 수행하였으며, 반응에 참여하지 않은 가스 제거를 위해 불활성 가스를 이용하여 퍼지 하였다. 공정 변수인 플라즈마 전력, 반응가스유량, 플라즈마 처리 시간은 최적화 되었다. 또한 효율적인 리간드 분해를 위해 ICP와 CCP를 포함하고 있는 이중 플라즈마 시스템에 의해 2회에 걸쳐 분해되어지고, 그 결과로 불순물이 들어있지 않는 순수한 SiN과 SiCN 박막을 증착하였다. XRD 측정 결과 증착된 박막들은 모두 비정질 상이며, 550 nm 파장에서 측정한 SiN 및 SiCN 박막의 굴절률은 각 각 1.801 및 1.795이다. 또한 증착된 박막의 밀도는 2.188 ($g/cm^3$)로서 유전체 박막으로 사용하기에 충분한 값임을 확인하였다. 추가적으로 300 mm 규모의 Si 웨이퍼에서 측정된 비 균일도는 2% 이었다. 저온에서 증착한 SiN 및 SiCN 박막 특성은 고온 공정의 그것과 유사함을 확인하였고, 이는 저온에서의 유전체 박막 증착 공정이 반도체 제조 공정에서 사용 가능하다는 것을 보여준다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2009.05a
• /
• pp.97-97
• /
• 2009

원격 고주파 원도결합 플라즈마 증착공정을 이용하여 태양광의 반사도를 낮추고, 흡수효율을 개선할 수 있는 피라미드형 표면구조를 가지느니 투명전동성 ZnO 박막을 높은 증착속도로 증착할 수 있는 공정조건을 찾기 위하여 반응압력, $H_{2}O$/DEZn 유량비, 플라즈마 출력과 기판온도에 대하여 실험하였다. 실험결과 400$\sim$600nm/min 이상의 높은 증착속도을 얻을 수 있었으며, 넓은 공정 영역에서 안정적인 피라미드 표면 구조를 가지는 공정조건을 확보하였다. 증착된 박막의 표면구조와 물분석 결과와 공정조건과의 관계에 대한 연구 결과를 발표할 예정이다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.302.2-302.2
• /
• 2016

알루미늄 산화막 스퍼터링 공정 중 타겟이 반응성이 있는 산소와 결합하여 산화되는 타겟 오염은 증착 효율의 감소[1]와 방전기 내 아크 발생을 촉진[2]하여 이를 억제하는 방법이 연구되어 왔다. 본 연구에서는 알루미늄 산화막 증착 공정 중 타겟 오염 현상이 기판에 증착된 알루미늄 산화막 특성이 미치는 영향을 분석하였다. 실험에는 알루미늄 타겟이 설치된 6 인치 웨이퍼용 직류 마그네트론 스퍼터링 장치를 활용하였다. 위 장치에서 공정 변수 제어를 통해 타겟 오염 현상의 진행 속도를 제어하였다. 공정 중 타겟 오염 현상을 타겟 표면 알루미나 형성에 따른 전압 강하로 관찰하였고 타겟 오염에 의한 플라즈마 변화를 원자방출분광법을 통해 관찰하였다. 이 때 기판에 증착 된 알루미나 박막의 화학적 결합 특성을 XPS depth로 측정하였으며, 알루미나 박막의 두께를 TEM을 통해 측정하였다. 측정 결과 타겟 오염 발생에 의해 공정 중 인가 전압 감소와 타겟 오염에 소모된 산소 신호의 감소가 타겟 오염 정도에 따라 변동되었다. 또한 공정 중 타겟 오염 정도가 클수록 기판에 증착한 막과 실리콘 웨이퍼 사이에 산소와 실로콘 웨이퍼의 화합물인 산화규소 계면의 형성 증가됨을 확인했다. 위 현상은 타겟 오염 과정 중 발생하는 방전기 내 산소 분압 변화와 막 증착 속도 변화가 산소의 실리콘 웨이퍼로의 확산에 영향을 준 것으로 해석되었다. 위 결과를 통해 스퍼터링 공정 중 타겟 오염 현상이 기판에 증착 된 알루미나 막 및 계면에 미치는 영향을 확인하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.223.2-223.2
• /
• 2013

비정질 실리콘은 태양전지, 트랜지스터, 이미지 센서 등 다양한 분야에서 응용되고 있으며 새로운 박막 소자 개발을 위한 소재로서 많은 연구가 진행되고 있다. 하지만 소자개발에 있어 공정상에서 발생하는 비정질 실리콘 박막의 높은 응력(stress)은 소자의 특성을 떨어뜨리는 문제점을 갖는다. 따라서 우수한 특성의 소자 개발을 위해서는 보다 낮은 응력을 갖는 비정질 실리콘 박막 증착 및 공정 조건에 따른 응력 조절이 필요하다. 저응력의 비정질 실리콘 박막 증착은 보다 낮은 반응온도에서 증착속도를 최소로 하여 성장되어야 하는데 이는 플라즈마기상증착(Plasma enhanced chemical vapor deposition, PECVD) 시스템에 의해 가능하다. 따라서 본 연구에서는 PECVD 시스템을 사용하여 비정질 실리콘 박막을 증착하였고 그 특성을 분석하였다. 이 때 증착 온도, rf 파워, 공정 압력은 실험결과로부터 얻어진 낮은 박막 증착속도 하에서 안정적으로 증착이 가능한 조건으로 일정하게 유지하여 실험하였다. 공정 가스는 SiH4/He/N2의 혼합가스를 사용하였고 응력 조절을 위해 SiH4/He 가스비를 일정한 비율로 변화하여 비정질 실리콘 박막을 증착하였다. 증착된 박막의 두께 및 표면 특성은 field emission scanning electron microscopy 및 atomic force microscopy를 이용하여 분석하였고, energy dispersive X-ray 분석을 통하여 정량 및 정성적 분석을 수행하였다. 그리고 stress measurement system을 이용하여 박막의 응력을 측정하였고 X-ray diffraction 측정 및 ellipsometry 측정으로부터 증착된 박막의 결정성, 굴절률 및 oiptical bandgap을 분석하였다.