• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(1)
• /
• pp.365-368
• /
• 2000

This paper describes image-rejection down conversion mixer for bluetooth application using 0.35u CMOS process. the proposed architecture is composed of LO phase shifter, mixer core, IF buffer, and IF phase shifter. IF phase shifter is designed using polyphase fillet. Simulation results show conversion gain = l0㏈, input 1㏈ compression point = -15.7㏈m. input third-order intercept point(IIP3) = -4.4㏈m, and image-rejection ratio = 37.8㏈, respectively, at 3V supply voltage, and 15.7㎃ current.

• 한국전자파학회논문지
• /
• 제22권5호
• /
• pp.501-509
• /
• 2011

Software Defined Radio(SDR)에서는 ADC를 안테나 가까이에 위치시키는 것을 목표로 하고 있다. 하지만 실제 RF 대역의 신호를 ADC를 이용해 디지털화 하는 방법은 아직 어렵다. 그래서 RF 대역의 신호를 IF 대역으로 하향 변환 후 샘플링을 하는 방법이 연구되고 있다. 이런 방법의 하나로, Sub-Sampling 방식은 발진기 없이 RF 대역의 신호를 IF로 변환할 수 있는 방법이다. Sub-Sampling 방법을 이용한다면 2개 이상의 밴드를 하향 변환할 수 있지만, RF 필터의 성능으로 인해 하향 변환된 신호간에 간섭이 작용할 수 있어 성능을 저하시킨다. 본 논문에서는 time division multiplexing(TDM) 방식을 이용해 2개 이상의 신호를 시간적으로 분리시킴으로써 RF 필터의 좋지 않은 성능으로 인해 발생할 수 있는 신호간 간섭을 피할 수 있는 방법을 제안한다. 이 방식은 샘플앤홀더에서 두 신호에 대한 시간적 분리와 Sub-Sampling을 동시에 구현함으로써 하드웨어적인 큰 변화 없이 신호를 수신할 수 있다.

• Journal of Advanced Marine Engineering and Technology
• /
• 제31권6호
• /
• pp.777-783
• /
• 2007

In this work, a highly integrated downconverter MMIC employing HBT(heterojunction bipolar transistor) was developed for application to one chip tranceiver solution of Ku-band commercial wireless communication system. The downconverter MMIC (monolithic microwave integrated circuit) includes mixer filter. amplifier and input/output matching circuit. Especially, spiral inductor structures employing SiN film were used for a suppression of LO and its second harmonic leakage signals. Concretely, they were properly designed so that the self-resonance frequency was accurately tuned to LO and its second harmonic frequency, and they were integrated on the downconverter MMIC.

• 한국전자파학회논문지
• /
• 제22권2호
• /
• pp.258-264
• /
• 2011

본 논문은 GSM(Global System for Mobile communications)에서 주로 사용되는 Offset-PLL(Phase Locked Loop) 방식을 사용하여 낮은 위상 잡음과 빠른 위상 고정 시간, 우수한 불요파 특성을 갖는 주파수 합성기를 설계 제작하였다. 제안된 주파수 합성기의 구조는 3번의 주파수 하향 변환을 통해 낮은 위상 잡음 갖도록 하였으며, 높은 주파수 해상도를 갖도록 세 개의 offset 주파수중 최종 offset 주파수를 DDS(Direct Digital Synthesizer)를 이용하여 생성하였다. 또한, 빠른 스위칭 속도를 가질 수 있도록 DAC(Digital to Analog Converter)를 사용하였다. DAC 사용에 따른 위상 잡음 열화를 줄이기 위해 DAC 노이즈 제거를 위한 필터를 설계하여 성능을 개선하였다.

• 전자공학회논문지
• /
• 제53권3호
• /
• pp.132-139
• /
• 2016

대역통과 표본화(BPS: bandpass sampling) 기술은 아날로그 신호를 디지털 신호로 변환할 때 표본화하고자 하는 신호의 주파수보다 낮은 주파수로 표본화하는 것을 말한다. BPS 처리만으로도 수신 신호의 스펙트럼이 기저대역에 나타나게 되기 때문에 주파수 하향변환기를 사용하지 않을 수 있어 편리하다. 2차 BPS 시스템은 BPS 과정으로 인하여 발생될 수 있는 aliasing 간섭 성분을 제거하고자 2개의 표본화기를 사용하는 장치이다. 본 논문에서는 2차 BPS 시스템의 aliasing 간섭 성분을 최대로 제거하도록 interpolant 필터의 위상을 최적 설계하는 방식을 제시하였다. 이 방식은 수학적으로 유도된 것으로서, BPS 입력 스펙트럼의 어떠한 조건에서도 항상 성립한다. 수신 신호 전력 스펙트럼을 다양하게 변화시키면서 제안된 방식에 따른 성능 개선 효과를 통계적으로 조사하였고, 기존의 준최적 방식과 비교할 때 최대 5~20 [dB]의 성능 개선이 있음을 확인하였다.

• 한국통신학회논문지
• /
• 제30권7A호
• /
• pp.603-610
• /
• 2005

기지국에서 추정된 채널 정보를 바탕으로 빔 성형을 하는 방식은 FDD 시스템과 같이 상/하향링크의 반송파 주파수가 일치하지 않을 경우 지향벡터가 어긋나게 되어 성능 저하가 발생하게 된다. 또한 수신 신호로부터 역방향 링크의 지향벡터를 얻는 blind 추정 기법 역시 하드웨어의 복잡도가 증가하는 단점이 있다. 이와 같은 문제점 해결을 위해 본 논문에서는 사용자의 입사각 추정을 통해 얻어진 상향링크의 무게함수를 하향링크에 적합한 형태로 보정함으로써 원하는 방향으로 빔 성형이 될 수 있도록 다수의 사용자 신호에 대해 공간 푸리에 변환을 수행함으로써 사용자 수의 증가에 따른 빔 성형의 복잡도 증가 문제를 개선해 주는 스마트 안테나 알고리즘을 제안하였다. 제안된 알고리즘은 CDMA 시스템의 하향링크 송신기에 적용한 후 수신 측에서 프레임 에러율로써 그 성능개선을 확인하였다. 그 결과 주파수 분할 방식의 시스템에서 제안된 알고리즘에 의한 성능 개선이 기존의 스마트안테나 시스템과 동일함을 확인 할 수 있었다.

• 한국정보통신학회논문지
• /
• 제6권2호
• /
• pp.151-158
• /
• 2002

본 논문에서는 저 위상잡음과 고안정 특성을 나타내는 디지털 MMDS용 위상고정 발진기를 설계하였으며 전압제어 발진기용 능동소자의 비선형 등가모델에 의하여 저 위상잡음 파라미터와 안정된 전압제어 발진기의 필요충분 조건을 분석하였다. 설계된 전압제어 발진기에 위상고정루프를 적용하여 위상고정 마이크로파 발진기를 구현하였으며 고안정 전압제어 발진기에 대하여 시뮬레이션한 결과 －90dBc/Hz @ 10KHz의 위상잡음을 보였으며 위상고정 마이크로파 발진기에 대한 실험 결과 －85dBc/Hz @ 10KHz의 위상잡음을 얻었다. 고안정도와 저 위상잡음특성을 나타내는 위상고정 마이크로파 발진기의 설계모델을 디지털 MMDS 단말기용 고안정 주파수 합성기로 응용할 수 있음을 보였다.

• 한국정보통신학회논문지
• /
• 제8권2호
• /
• pp.227-231
• /
• 2004

본 논문에서는 TRW사의 InGaAs/GaAs p-HEMT 공정의 쇼트키 다이오드를 이용하여 Ka대역용 하향수신변환기에 이용할 수 있는 MMIC(Monolithic Microwave Integrated Circuit) 주파수 혼합기를 설계 및 제작하였다. RF는 30.6∼31.0 ㎓이고 LO 9.8 ㎓를 이용하여 IF 20.8∼21.2 ㎓를 얻을 수 있는 본 MMIC 주파수 혼합기는 발룬의 크기를 줄이기 위해 LO와 IF 단자를 서로 바꾸어 설계함으로써 전체 회로의 크기를 줄일 수 있었다. 제작된 MMIC 주파수 혼합기의 크기는 3000umx1500um이며 on-wafer 측정 결과 대역 내에서 7.8㏈ 이하의 변환손실을 얻었다. 또한 27㏈ 이상의 LO-RF 격리도, 19㏈ 이상의 LO-IF 격리도 및 39㏈ 이상의 RF-IF 격리도를 각각 얻었다.

• 한국전자통신학회논문지
• /
• 제17권1호
• /
• pp.147-152
• /
• 2022

본 연구는 대전자전 중계기용 성능 입증 장치의 설계 및 구현에 대해 기술하였다. 성능 입증 장치(EGSE :Electrical Ground Support Equipment)는 대전자전 중계기를 평가하는 장비로 정밀하고 정확한 측정이 요구된다. 성능 입증 장치는 대전자전 중계기를 검증하기 위하여 위성 버스를 모사한 PLDIU(Payload Distribution and Interface Unit)와 계측장비 연동장치, L대역 상향주파수/하향주파수 변환장치, 모뎀 등으로 구성되어 있다. 성능 입증 장치는 대전자전 중계기를 제작 후 성능 확인 및 열진공시험 등의 우주 환경 시험 시 활용하였다.

• 한국정보통신학회논문지
• /
• 제22권1호
• /
• pp.91-99
• /
• 2018

본 논문에서는 텔레비전 유휴 주파수 대역(470 MHz ~ 698 MHz)에서 적용 가능한 우수한 수신감도와 높은 선형 특성을 동시에 확보할 수 있는 RF 수신기 구조와 회로 구조를 제안하였다. 제안하는 RF 수신기는 $0.13-{\mu}m$ CMOS 공정으로 설계되었으며, 저잡음 증폭기, 고주파 대역 통과 필터, 고주파 증폭기, 수동 하향 주파수 변환기, 그리고 기저 대역 통과 필터로 구성되어 있다. 높은 수신감도를 얻기 위해 저잡음 증폭기와 고주파 증폭기를 적용하였으며, 인접 채널에 위치하는 인터피어러를 고주파 대역에서 필터링하기 위해 MOS 스위치와 커패시터를 이용한 고주파 대역 통과 필터와 수동 하향 주파수 변환기를 동시에 사용하였다. 제안된 4차 저역통과 필터는 공통-게이트 증폭기에 기존의 바이쿼드 셀을 적용하여 -24dB/oct 필터링 특성을 얻었다. 모의 실험결과로부터 설계된 RF 수신기는 56 dB의 전압이득, 2 dB 이하의 잡음 지수, -2.3 dBm의 IIP3 (out-of-channel) 성능을 제공하며, 1.5 V 전원으로부터 37 mA를 소모 한다.