• Proceedings of the Korea Inteligent Information System Society Conference
• /
• 2006.06a
• /
• pp.288-293
• /
• 2006

최근 반도체 개발 및 제조부문에서는 급속도로 성장한 Mobile 시장과 Digital Consumer Trend 에 주도적으로 대응하고자 빠른 속도의 기술적 변화를 추진하여 왔으며, 이에 따라 현장에서 발생하는 기술적 문제의 유형 또한 점점 복잡 다양해지고 있다. 기존 Commodity 제품의 경우, 세대 전환이 느리게 진행되어, 이에 수반되는 기술적 문제의 난이도와 그 발생 종류가 현재 대비 상대적으로 단순하였다. 그러나 최근 다품종 주문형 제품비중 확대로, 발생되는 문제점들이 Field Application 과 tight 한 연관성을 지니고 있어, 문제의 발생 경로, 원인 파악과 해결 대책 수립에 상당한 초기대응 시간을 필요하며, 관련 부서와의 실시간 협업 및 Cross-Checking을 통하지 않고서는 문제에 대한 최적 Solution 을 결정하기 힘든 현실이 되었다. 이러한 기술 이슈 해결 과정에 기 발생했던 유사 이슈 처리 과정 및 결과 자료가 문제 해결에 크게 기여할 수 있으나, 종래의 지식관리 시스템 체계로는 이러한 실무 형 지식을 획득하기 어려운 부분이 한계점으로 지적되고 있다. 본 논문에서는 이러한 문제점 개선이 가능한 실무형 지식 관리 (AKM: Actual Knowledge Management) 기반의 기술적 이슈 추적 관리 시스템(TITS: Technical Issue Tracking System) 구축 사례를 제시하고자 한다. TITS 는 1) 기술 이슈의 발의 및 전파 기능과 2) 이슈 해결을 위한 Action Item 부여 및 의견 교환 기능 3) 해결된 이슈의 처리 결과 등록 기능 4) 유사 이슈 사례 검색 기능 등의 크게 4 개 모듈오 구성 되어있다. 이 시스템을 통해 반도체 엔지니어들은 기술적 이슈의 발생 시점부터, 원안분석, 대책 협의 ; Action Item 수립 등 문제 해결 과정과 결과 등록 시점까지 Real time Tracking이 가능해 졌으며, 본 시스템을 통해 처리된 모든 기술적 이슈 정보는 Issue Case Database 에 분류 저장되어, 향후 유사 이슈 발생 시, 이를 활용함으로써, 빠른 초기 대응 및 문제 해결에 직접적인 도움을 받을 수 있게 되었다.

• Proceedings of the KIEE Conference
• /
• 2000.07d
• /
• pp.2548-2550
• /
• 2000

RTP(Rapid Thermal Processing)은 IC제조 공정과 관련된 열처리 과정에 사용되는 단일 웨이퍼프로세스 기술이다. 반도체 웨이퍼를 고속 열처리할 때 웨이퍼별로 작은 반응실에서 가열, 가공, 냉각된다. 현재 사용되는 반도체 열처리장비는 고온로(furnace)에의해 대부분 이루어지지만, 시간이 많이 걸려서 주문형반도체 생산과 같은 다양한 종류의 웨이퍼를 소량 생산하는데는 부적절하다. 이에 매우 적은 시간이 소요되는 RTP장비가 많이 연구되고 있다. 그러나 RTP는 예기치 못한 몇 가지의 문제점을 일으킨다. 그중 하나는 웨이퍼 표면에 분포된 온도의 불 균일성이다. 이러한 불 균일성은 웨이퍼의 표면에 심각한 왜곡(distortion)을 일으켜 좋지 못한 결과를 가져오게 한다. 이번 논문의 목적은 RTP시스템을 수학적으로 모델링하고, 이를 이용하여 멀티 램프 시스템의 입력값을 조절하여 이미 배치된 램프에 대한 최적의 온도 균일도에 알맞은 각 램프입력을 구하여 램프 입력 프로파일을 만들고 또한 이를 이용하여 외란에 대한 PID 제어기 설계를 목표로 한다.

• The Journal of the Acoustical Society of Korea
• /
• v.19 no.3
• /
• pp.11-19
• /
• 2000

This research deals with the implementation procedures of a chorus processing DSP for karaoke system. It is necessary to compress the chorus data to store as many choruses as we can. We apply MPEG-1 audio algorithm to compress the chorus data. And the chorus system must be accompanied with the karaoke that can change the key and the tempo. So the chorus DSP must be able to change the key and tempo of the chorus data. We apply SOLA (Synchronized Overlap and Add) to do it. We designed the chorus DSP that can compress the chorus, change the key and tempo. And we verified the chorus DSP logic using FPGA. The used FPGA are two FLEX10K100s made by ALTERA. Finally we make the ASIC chip of chorus DSP and verify its operation.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2010.05a
• /
• pp.768-770
• /
• 2010

Recent semiconductor design technology has been substantially developed that we can design a micro-system on a chip as well as implementing an application specific IC in an FPGA. SPARTAN-3E developed by Xilinx is equipped with an FPGA that holds as much as 500 thousand transistors connected with MicroBlaze softcore microprocessor bus system. In this paper, we discuss a method of implementing an embedded system using the SPARTAN-3E. We also explain the peripherals and the bus protocols and the expandability of this kind of embeded systems.

• Proceedings of the IEEK Conference
• /
• 2003.07d
• /
• pp.1343-1346
• /
• 2003

상거래와 통신을 위한 주된 매개체로써 등장한 인터넷 뿐 아니라 새로이 대두되는 다양한 유무선 네트워크 환경, 그리고 정보 저장에 있어서 암호화 알고리즘은 보안의 중요한 요소로 자리잡고 있다. 본 논문에서는 대칭 및 비대칭 암호화 알고리즘을 가속시키기 위한 암호화 프로세서의 명령어와 해당 Functional Unit 을 제안하였다. 현재 암호화 알고리즘을 가속시키기 위한 방법으로 사용되는 주문형 반도체(ASIC)는 알고리즘 가속 속도는 빠르지만, 새로운 암호화 알고리즘을 지원할 수가 없고, 지원하는 알고리즘을 사용하지 않는 경우 비효율성을 야기한다. 또한 범용프로세서는 다양하고 새로운 암호화 알고리즘을 지원할 수 있지만 암/복호화 가속속도가 느리다. 이는 암호화 알고리즘이 범용 프로세서에서는 지원하지 연산을 주로 사용하기 때문이다. 따라서 이 논문에서는 대칭 및 비대칭 암호화 알고리즘의 주된 연산을 분석하고, 각각의 연산을 가속시키기 위한 명령어 집합, 그리고 해당하는 Functional Unit을 제안하여 Programmable 한 암호화 프로세서를 설계하기 위한 토대를 마련한다.

• Journal of the KSME
• /
• v.56 no.7
• /
• pp.40-44
• /
• 2016

1980년대 처음 세상에 등장한 3D프린팅기술은 시제품을 빠르고 경제적으로 생산하려는 초기의 목적에서 나아가 현재에는 직접 제품생산에 적용하려는 시도들이 이루어지고 있다. 하지만 이를 극복하기 위해서는 몇 가지 해결해야 할 문제들 또한 존재하는 것이 현실이다. 전자제품의 회로 제작에 3D프린팅기술을 적용하기 위한 기술들이 개발되고 있으며, 이는 기존의 플라스틱 재료를 이용하는 3D프린팅기술과 전도성 재료를 토출하여 도선을 성형하는 기술이 융합된 하이브리드 3D프린팅기술로 발전되고 있다. 입체전자기술로 알려지고 있는 이 기술은 단일 공정으로 다양한 소재를 사용하여 구동이 가능한 회로소자를 제작할 수 있기 때문에 주문형 회로소자, 웨어러블 디바이스 및 플렉서블 디바이스 등의 개발에 매우 유용하게 적용이 가능할 것으로 기대된다. 향후에는 복잡한 회로소자 제작기술로 발전할 것이며 따라서, 현재의 반도체 제작공정을 대체할 수 있는 기술로 발전이 가능할 것이다.

• IE interfaces
• /
• v.18 no.1
• /
• pp.22-34
• /
• 2005

This paper introduces a simulation model which is based on the process analysis of a semiconductor company. The objective of the simulation modelis not only to estimate the overall performancesof the company but also to evaluate the performances of various operation rules for shop floor control. First, in order to develop the simulation model, a time study is performed for each process after analyzing the processes for the company. Second, by using ARENA, a simulation model is constructed based on the process analysis and the time study. After the simulation model is tested and run, its results are discussed.

• IE interfaces
• /
• v.23 no.1
• /
• pp.12-23
• /
• 2010

A semiconductor market is one of the most competitive markets in the world. To survive this competition, important targets for production planning are on-time delivery and profit maximization. In our research, we modify the linear programming model for the current production planning by adding new objective functions that maximize the profit. In addition, we propose a production planning process that gives a priority to new products, reflecting daily fluctuations in demand to weekly production planning. We validate our model with real data sets obtained from a major company semiconductor manufacturer and performed the paired t-test to verify the results. The results showed that our model forecasted profit and loss with 93.2% accuracy and improved the due date satisfaction by 10%.

• The Transactions of the Korea Information Processing Society
• /
• v.2 no.6
• /
• pp.857-865
• /
• 1995

In this paper, a nibble RLE(Run Length Encoding) code for real time compression and decompression of Hanguel bit map font and printer data is proposed. The nibble RLE code shows good compression ratio in complete form Hangeul Myoungjo and Godik style bit map font and printer output bit map data. And two ASICs seperating compression and decompression are designed and simulated on CAD to verify the proposed code. The 0.8 micron CMOS Sea of Gate is used to implement the ASICs in amount of 2, 400 gates, and these are running at 25MHz. Therefore, the proposed code could be implemented with simple hardware and performs 100M bit/sec compression and decomression at maximum, it is good for real time applications.

• Journal of the Korea Society of Computer and Information
• /
• v.16 no.1
• /
• pp.1-9
• /
• 2011

Recently, as mobile multimedia devices are used more and more, the needs for high-performance and low-energy multimedia processors are increasing. Application-specific integrated circuits (ASIC) can meet the needed high performance for mobile multimedia, but they provide limited, if any, generality needed for various application requirements. DSP based systems can used for various types of applications due to their generality, but they require higher cost and energy consumption as well as less performance than ASICs. To solve this problem, this paper proposes a single instruction multiple data (SIMD) based many-core processor which supports high-performance and low-power image data processing while keeping generality. The proposed SIMD based many-core processor composed of 16 processing elements (PEs) exploits large data parallelism inherent in image data processing. Experimental results indicate that the proposed SIMD-based many-core processor higher performance (22 times better), energy efficiency (7 times better), and area efficiency (3 times better) than conversional commercial high-performance processors.