• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2013년도 전력전자학술대회 논문집
• /
• pp.80-81
• /
• 2013

유도전동기의 전류 제어 시 PWM(Pulse Width Modulation)이 만들어 낼 수 있는 전압 크기의 제한으로 인해 전류 제어기의 출력과 유도전동기에 입력되는 값이 다를 수 있다. 이로 인해 windup현상이 발생하게 되고, 이는 느린 정착 시간 및 큰 오버슈트와 같은 제어기 성능 저하를 야기 시킬 뿐만 아니라 심각할 경우 시스템의 불안정을 초래한다. 따라서 본 논문에서는 유도전동기의 전류 제어 성능을 개선하기 위해 새로운 anti-windup PI 전류 제어 방법을 제안하고, 실험을 통해 증명한다.

• Journal of Advanced Marine Engineering and Technology
• /
• 제38권1호
• /
• pp.48-55
• /
• 2014

UV 발생용 플래시램프의 전원공급장치는 강력한 아크방전을 유발하기 위하여 높은 승압 비를 갖는 전압변환회로를 가지고 있다. 일반적인 구조는 높은 승압비의 트랜스포머와 배전압정류방식(코크라프트 올튼 회로 등)으로 방전관의 절연을 파괴함과 동시에 방전관에 전류를 급격히 통과시키는 방식으로 구동한다. 이 때, 제논방전관의 방전특성상 입력전류를 제한하지 않으면 방전관의 과다 발열, 전극손실, 봉입기체의 산화가속 등으로 수명저하의 원인이 되므로, 반드시 방전관에 유입되는 전류를 제한해야 되며, 이를 Ballast라 하는데 일반적으로 인덕터나 저항을 사용하여 인입전류량을 제한한다. 트랜스포머의 자가 공진(self-resonance)을 이용하면 낮은 1, 2차권선 비에도 고유주파수의 전후에서 비교적 높은 피크 전압을 얻을 수 있다. 또한 트랜스포머의 특정주파수에서 고유임피던스 성분을 이용하여 출력전압을 필터링하면 제논방전관이 자가 발진방식으로 동작하므로 종래의 회로구성보다 간단하고 경제적인 아크방전 파워 스테이지의 구성이 가능하다.

• 전자공학회논문지
• /
• 제50권7호
• /
• pp.149-156
• /
• 2013

본 논문에서는 bump 회로를 이용한 하드웨어 기반의 윤곽선 검출 회로를 제안한다. 하나의 픽셀은 빛을 전기적인 신호로 변환하는 active pixel sensor (APS)와 주변 픽셀의 밝기 차이를 비교하는 bump회로로 구성된다. 제안하는 회로는 $64{\times}64$의 이미지를 대상으로하며, 각 열(column)마다 비교기를 공유한다. 비교기는 외부에서 인가되는 기준전압을 통해 최종적으로 대상픽셀의 윤곽선 여부를 판별한다. 또한 기존의 4개 혹은 그 이상의 픽셀 데이터를 비교하는 윤곽선 검출 알고리즘을 상대적으로 간소화하여 대상픽셀을 포함하여 3개의 픽셀만으로 윤곽선 검출을 가능토록 제안하였다. 따라서 하나의 픽셀에 비교적 적은 수의 트랜지스터로 구성하였다. 따라서 제한적인 픽셀 크기에서 fill factor를 충분히 확보함으로써 수용 가능한 조도의 범위를 확장하였고, 기준전압을 외부에서 입력 받기 때문에 윤곽선 레벨을 조절 할 수 있다. Bump 회로기반의 윤곽선 검출 회로는 0.18um CMOS 공정에서 설계되었으며, 1.8V의 공급전압에서 픽셀 당 0.9uW의 전력 소모율, 34%의 fill factor을 갖는다. 이는 기존회로대비 전력 소모율을 90% 개선하였고, 기존 회로에 비하여 면적은 약 18.7%, fill factor는 약 16%를 더 확보하였다.

• 한국광학회:학술대회논문집
• /
• 한국광학회 1991년도 제6회 파동 및 레이저 학술발표회 Prodeedings of 6th Conference on Waves and Lasers
• /
• pp.22-22
• /
• 1991

광의 병렬처리 능력을 잘 활용한 1$\times$4 매트릭스 스위치의 구조와 전극구조를 설계하고 스위치 특성을 조사하기 위하여 beam propagation method(BPM)를 이용하여 수치계산을 하였다. 기존의 매트릭스 스위치는 대부분의 경우 방향성 결합기를 스위치 element로 이용하여 왔으나 이 결합기는 소자의 길이가 길기 때문에 단일 LinBO3 웨이퍼상에 집적할 수 있는 매트릭스 스위치의 크기가 제한되는 단점이 있다. 본 연구에서는 두 도파로 사이에 세 번째 도파로를 삽입하여 두 도파로를 결합시키는 세 도파로 결합기를 스위치 element로 사용하여 세 개의 스위치 element를 LiNbO3기판위에 직렬로 집적시킨 1$\times$4 매트릭스 스위치를 구성하였다. 스위치 element와 1$\times$4 매트릭스 스위치를 구성하였다. 스위치 element와 1$\times$4 매트릭스 스위치의 특성을 BPM을 사용하여 수치계산할 때 단일 모드 도파로의 유효 굴절을 분포는 n(X) = nm + $\Delta$ncosh-2(2x/w)의 형태로 가정했으며, 사용된 파라미터의 값은 각각 nm=2.1455, $\Delta$n=0.003, W=5$mu extrm{m}$, d=5$\mu\textrm{m}$, λ=1.3$\mu\textrm{m}$ 이고 S-파라메터의 값은 0.95927이므로 단일 모드 도파로가 된다. 계산결과 스위치 element의 결합길이는 3810$\mu\textrm{m}$이며 도파로의 길이가 결합길이와 같을 때 전극에 인가된 전압에 의한 도파로의 굴절을 섭등의 함수로 출력광의 세기를 계산한 결과 스위칭 전압은 14.85volt이고 crosstalk는 -18.9dB였다. 이 스위치 element로 구성된 1$\times$4 매트릭스 스위치는 스위칭 전압을 세 개의 전극에 적절한 조합으로 인가함으로써 한 입력 도파로에 결합된 광이 내개의 출력 도파로중 한 도파로에 스위칭 된다. 한편 수치계산의 결과를 실험적으로 확인하기 위해 스위치 element와 1$\times$4 매트릭스 스위치를 z-cut의 LinbO3 결정에 Ti을 열확산시켜 제작한 소자의 스위칭 특성을 발표할 예정이다.

• 전자공학회논문지
• /
• 제53권7호
• /
• pp.17-26
• /
• 2016

본 논문에서는 무선 통신 시스템 및 휴대용 비디오 처리 시스템과 같은 다양한 시스템 반도체 응용을 위한 12비트 60MS/s 0.18um CMOS Flash-SAR ADC를 제안한다. 제안하는 Flash-SAR ADC는 고속으로 동작하는 flash ADC의 장점을 이용하여 우선 상위 4비트를 결정한 후, 적은 전력 소모를 갖는 SAR ADC의 장점을 이용하여 하위 9비트를 결정함으로써 해상도가 증가함에 따라 동작 속도가 제한이 되는 전형적인 SAR ADC의 문제를 줄였다. 제안하는 ADC는 전형적인 Flash-SAR ADC에서 고속 동작 시 제한이 되는 입력 단 트랙-앤-홀드 회로를 사용하지 않는 대신 SAR ADC의 C-R DAC를 단일 샘플링-네트워크로 사용하여 입력 샘플링 부정합 문제를 제거하였다. 한편, flash ADC에는 인터폴레이션 기법을 적용하여 사용되는 프리앰프의 수를 절반 수준으로 줄이는 동시에 SAR 동작 시 flash ADC에서 불필요하게 소모되는 전력을 최소화하기 위해 스위치 기반의 바이어스 전력 최소화 기법을 적용하였다. 또한 고속 동작을 위해 SAR 논리회로는 TSPC 기반의 D 플립플롭으로 구성하여 범용 D 플립플롭 대비 논리회로 게이트 지연시간을 55% 감소시킴과 동시에 사용되는 트랜지스터의 수를 절반 수준으로 줄였다. 시제품 ADC는 0.18um CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 12비트 해상도에서 각각 최대 1.33LSB, 1.90LSB이며, 60MS/s 동작 속도에서 동적성능은 최대 58.27dB의 SNDR 및 69.29dB의 SFDR 성능을 보인다. 시제품 ADC의 칩 면적은 $0.54mm^2$이며, 1.8V 전원전압에서 5.4mW의 전력을 소모한다.

• 조명전기설비학회논문지
• /
• 제16권2호
• /
• pp.9-17
• /
• 2002

본 연구에서는 250[W] MHD 램프용 전자식 안정기를 구성하고 안정기 효율 개선을 위한 설계법을 제안한다. 제안된 안정기는 PFC 및 half-bridge 공진 인버터로 구성되고 음향공명을 피하기 위해 구동주파수 25-35[kHz]에서 스펙트럼 확산법을 채택하였다. PFC 전단에 L-C 필터를 채택하여 고주파 전류가 입력 전원측으로 방출되는것을 억제하고 전해 커패시터에서 발생하는 고주파 충방전 전류를 인덕터를 사용하여 제한하였다. 공진부의 직류전압은 인버터 손실을 줄이기 위해 램프정격 전압의 침두치를 고려하여 결정하였다. 램프의 등가 저항과 공진회로의 특성곡선에서 인버터의 전달함수를 정의하고 램프의 전류를 제어하기 위한 제어기를 설계하였다. 실험으로 250[W] MHD 램프용 전자식 안정기를 제작하였고, 효율 96[%] 및 EMI 표준 EN50081-1을 만족하며 전도성 노이즈는 최대 57[dBuv]를 나타내었다.

• 한국정보기술학회논문지
• /
• 제16권12호
• /
• pp.101-107
• /
• 2018

다양한 분야에 적용이 확대되고 있는 무선 센서 네트워크 기술은 센서들의 전력공급 및 전원관리 문제가 가장 큰 핵심이 되고 있다. 이러한 이유에서 새로운 개념의 전력공급장치와 전원관리장치가 요구된다. 이에 본 논문에서는 송전선에 흐르는 전류를 이용하여 전자기유도 원리에 의한 에너지 하베스팅 기술을 적용하여 별도의 외부 입력 없이 센서노드에 안정적인 전력을 공급하는 자율독립전원 시스템을 개발하였다. 제안한 자율독립전원 시스템은 Power CT를 활용한 전력공급장치와 충전회로를 포함한 전원관리장치로 구성되었다. 전원관리장치는 배터리의 충전의 안전성을 확보하기 위하여 전압제한회로, 충전전압/전류 모니터링 회로를 적용하였다. 제안된 시스템의 성능검증을 위하여 SVL진단장치에 적용하여 실험한 결과 안정적으로 운용됨을 확인할 수 있었다.

• 대한전자공학회논문지SD
• /
• 제43권7호
• /
• pp.13-19
• /
• 2006

5Gb/s대역 크로스커플 구조의 트랜스임피던스 증폭기 및 제한증폭기가 연결된 광 수신기를 광 PCB에 응용하기 위해 설계 하였다. 회로는 0.18um CMOS 공정으로 구현되었다. 광 수신기는 0.5pF 광 다이오드 기생 캐퍼시턴스에서 $92.8db{\Omega}$ 임피던스 이득과 5Gbps의 주파수 대역을 갖는다. 그리고 1.8V, 2.4V 공급전압에서 9.74mV의 전력소모를 보인다. 입력단의 임피던스는 $50{\Omega}$ 이다. 회로를 광 PCB기판에 올려 광신호 송신 실험하여 5Gb/s 데이터의 수신을 확인하였다.

• 한국전산유체공학회:학술대회논문집
• /
• 한국전산유체공학회 2005년도 추계 학술대회논문집
• /
• pp.35-38
• /
• 2005

인버터는 전기적으로 DC(직류)를 AC(교류)로 변환하는 역 변환 장치이며, 상용전원(AC 22V/440V)으로부터 공급된 전력을 입력받아 전압과 주파수를 가변시켜 전동기에 공급함으로써 전동기의 속도를 고효율로 이용하게 제어하는 장치이다. 본 논문에서는 550kW급 IGBT, DIODE의 발열에 의한 인버터 내부의 열 및 온도분포를 ICEPAK 상용코드를 통하여 수치적 해석을 수행하였다. 인버터의 발열은 캐패시터의 수명과 소자들의 오작동 등 많은 열적 문제를 가지고 있으며 Heat-sink, Fan, Duck등을 통하여 전도와 대류가 이루어지는 시스템이다. 인버터은 많은 파라미터들에 의해 온도가 결정되기 때문에 실험을 통한 해석은 제한적 일수 밖에 없다. 따라서 수치해석을 통하여 빠른 시간에 효율적인 열 설계를 할 수 있으며, 인버터의 크기는 최종적으로 Heat-sink의 형상에 따라 달라지므로 이를 최적화 하고 소형화 하는 작업이 필요하다. 인버터의 복잡한 내부구조상 하단부(발열원, Heat-sink, Fan등)만 수치해석을 수행하였을 때와 Full Model과는 $15^{\circ}C$ 온도 차이를 보였다. 최종적으로 인버터의 최적 열 설계를 위하여 Frame위치 변경, Heat-Sink 형상변화등 많은 수치해석을 통하여 만족할 만한 결과를 얻었다.

• 전자공학회논문지 IE
• /
• 제49권1호
• /
• pp.1-6
• /
• 2012

본 논문에서는 시간-디지털 변환기의 성능 개선을 위하여, 높은 해상도의 2단 시간-디지털 변환기(TDC)를 설계하였다. TDC 중간에 2단 버니어 시간 증폭기(2-S VTA)를 사용하여 2단 구조를 갖도록 하였다. 2단 버니어 시간 증폭기는 기존의 시간 증폭기에 비해 이득이 64 이상으로 매우 크기 때문에 전체 2단 TDC의 해상도를 높인다. TDC는 버니어 구조를 사용하였기 때문에 고급 공정에 제한받지 않고, 높은 해상도를 얻을 수 있다. 제안하는 2단 TDC는 $0.18{\mu}m$ CMOS 공정으로 설계하였고, 전원 전압은 1.8V로 모의실험 하였다. 전체 입력 범위는 512ps이고 전체 해상도는 0.125ps이다.