• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 제38회 하계학술대회
• /
• pp.1279-1280
• /
• 2007

$Al_{2}O_{3}$ 절연막을 전하포획층으로 이용하여 Top 게이트 ZnO 나노선 전계효과트랜지스터를 제작하였고, 메모리 효과를 관찰하였다. $Al_{2}O_{3}$ 층을 게이트 절연막과 전하포획층으로 사용하였다. 대표적인 Top 게이트 ZnO 나노선 전계효과트랜지스터에 대하여 게이트 전압을 Double sweep 하였을 때의 드레인 전류-게이트 전압 특성이 반시계 방향의 히스테리시스와 문턱전압변화를 나타냈다. 펄스 형태의 게이트 전압을 1초 동안 인가한 후에, 드레인 전류-게이트 전압 특성의 문턱전압 변화가 0.3 V에서 0.8 V로 증가하였다. 이러한 특성은 게이트 전극에서 음전하 캐리어가 음의 게이트 전압에 대하여 $Al_{2}O_{3}$ 층에 충전되고, 양의 게이트 전압에 대하여 방전되는 것을 나타낸다.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2009년도 추계학술대회 초록집
• /
• pp.171-172
• /
• 2009

TSV(through via silicon)를 이용한 Via의 Cu 충전에서 Seed 층의 역할은 전류의 흐름을 가능하게 하는 중요한 역할을 하고 있다. Via에 각각 Ti/Au, Ti/Cu를 증착한 후 Ti/Cu가 Ti/Au를 대체 할 수 있는지를 알아보기 위해 먼저 실리콘 웨이퍼에 via를 형성하고, 형성된 via에 기능성 박막층으로 절연층(SiO2) 및 시드층을 형성하였다. 전해도금을 이용하여 Cu를 충전한 결과 Ti/Au 및 Ti/Cu를 증착한 두 시편 모두 via와 seed층 접합면에 박리 등의 결함이 없었고, via 내부 또한 void나 seam 등이 관찰되지 않고 우수하게 충전된 것을 확인할 수 있었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 추계종합학술대회 B
• /
• pp.583-587
• /
• 2008

본 연구는 LCD 용 비정질 실리콘 박막 트랜지스터의 제조공정에서 가장 중요한 광 식각 공정을 중심으로 전체 공정을 개발하고, 공정의 안정성을 개선하여 소자의 신뢰성을 높이고자 한다. 본 연구의 수소화 된 비정질 실리콘 박막 트랜지스터는 Inverted Staggered 형태로 게이트 전극이 하부에 있다. 실험 방법은 게이트전극, 절연층, 전도층, 에치스토퍼 및 포토레지스터층을 연속 증착한다. 스토퍼층을 게이트 전극의 패턴으로 남기고, 그 위에 $n^+a-Si:H$ 층 및 NPR(Negative Photo Resister)을 형성시킨다. 상부 게이트 전극과 반대의 패턴으로 NPR층을 패터닝하여 그것을 마스크로 상부 $n^+a-Si:H$ 층을 식각하고, 남아있는 NPR층을 제거한다. 그 위에 Cr층을 증착한 후 패터닝하여 소오스-드레인 전극을 위한 Cr층을 형성시켜 박막 트랜지스터를 제조한다. 여기서 각 박막의 패터닝은 광 식각 공정으로 각 단위 박막의 특성에 맞는 광식각 공정이 필요하다. 제조한 박막 트랜지스터에서 가장 흔히 발생되는 문제는 주로 광식각공정시 발생하며, PR의 잔존이나 세척 시 얇은 화학막이 표면에 남거나 생겨서 발생되기도 하며, 이는 소자를 파괴시키는 주된 원인이 될 수 있다. 이와 같이 공정에 보다 엄격한 기준의 PR 패터닝, 박막의 식각 그리고 세척 등의 처리공정을 정밀하게 조절하여 소자의 특성을 확실히 개선 할 수 있었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 추계종합학술대회 B
• /
• pp.575-578
• /
• 2008

본 연구는 LCD 용 비정질 실리콘 박막 트랜지스터의 제조공정중 가장 중요한 식각 공정에서 각 박막의 특성에 맞는 습식 및 건식식각공정을 개발하여 소자의 특성을 안정시키고자 한다. 본 연구의 수소화 된 비정질 실리콘 박막 트랜지스터는 Inverted Staggered 형태로 게이트 전극이 하부에 있다. 실험 방법은 게이트전극, 절연층, 전도층, 에치스토퍼 및 포토레지스터 층을 연속 증착한다. 스토퍼층을 게이트 전극의 패턴으로 남기고, 그 위에 $n^+$a-Si:H 층 및 NPR(Negative Photo Resister)을 형성시킨다. 상부 게이트 전극과 반대의 패턴으로 NPR층을 패터닝하여 그것을 마스크로 상부 $n^+$a-Si:H 층을 식각하고, 남아있는 NPR층을 제거한다. 그 위에 Cr층을 증착한 후 패터닝하여 소오스-드레인 전극을 위한 Cr층을 형성시켜 박막 트랜지스터를 제조한다. 여기서 각 박막의 패터닝은 식각 공정으로 각 단위 박막의 특성에 맞는 건식 및 습식식각 공정이 필요하다. 제조한 박막 트랜지스터에서 가장 흔히 발생되는 문제는 주로 식각 공정시 over 및 under etching 이며, 정확한 식각을 위하여 각 박막에 맞는 식각공정을 개발하여 소자의 최적 특성을 제공하고자한다. 이와 같이 공정에 보다 엄격한 기준의 건식 및 습식식각 공정 그리고 세척 등의 처리공정을 정밀하게 실시하여 소자의 특성을 확실히 개선 할 수 있었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2015년도 제46회 하계학술대회
• /
• pp.379-380
• /
• 2015

본 논문에서는 지중송전계통에서 OF 케이블 선로 절연접속함(IJ)의 부분방전 특성을 분석하기 위하여 복합절연 모델링이 가능한 EMTP LCC Enclosing Pipe를 이용하여 IJ를 모델링한 후 IJ 절연보강층의 한 부분에서 부분방전전압을 인가한 후 신호를 분석하는 방법으로 IJ의 부분방전 특성을 해석하였다.

• 한국광학회:학술대회논문집
• /
• 한국광학회 2003년도 제14회 정기총회 및 03년 동계학술발표회
• /
• pp.172-173
• /
• 2003

SOI (Silicon on insulator) 웨이퍼를 이용하여 제작된 전자소자는 고온에서 동작이 안정될 뿐만 아니라 초고속 동작이 가능하고, 사용 소비전력이 낮고, 단위 소자의 집적 효율이 우수해 활발한 연구가 이루어지고 있다. 최근에 초고속 광소자와 단위 광소자들의 집적을 위해 Si 이외의 GaAs, InP, SIC 등의 반도체 박막을 절연층 위에 만드는 연구가 많이 진행되고 있다 따라서 초기에 절연체 위에 실리콘 박막을 형성하는 Silicon on insulator (SOI) 기술은 다양한 종류의 반도체 박막을 절연체 위에 형성하는 Semiconductor on insulator로 SOI의 의미가 확장되고 있다. (중략)

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.204-204
• /
• 2010

본 연구에서는 Glass 기판 위에 우수한 광 투과도를 갖는 ZnO 기반의 Thin Film Transistor (TFT)를 제작하였으며, 이에 대한 전기적 및 광학적 특성을 분석하였다. 소자 구조의 제작은 Maskless Aligner를 이용한 Optical lithograph법을 이용하였다. 채널층은 ZnO로 하였고 Source/Drain 영역은 GaZnO로 하여 전체구조가 ZnO 기반의 homogeneity를 유지하게 하였다. 이때 Gate 절연막은 Bi1.5Zn1Nb1.5O7와 SiO2 두가지 종류로 하여 각각의 특성을 비교하였다. 본연구에서 TFT구조의 각 층은 모두 r. f. 마그네트론 스퍼터법으로 증착하였다. 제작된 TFT들은 채널층 및 절연막 형성 등에 관여된 세부적 실험변수의 변화에 관계없이 약 75% 이상의 우수한 광투과도 특성을 보였다. 전기적 특성 평가에서, 제작된 TFT들은 전반적으로 비교적 낮은 문턱전압과 높은 이동도를 보였다. 하지만, 트랜지스터의 전기적 전송 특성의 주요 인자들인 채널-이동도, 스위칭, 누설 및 이력 등은 ZnO 채널층 혹은 Bi1.5Zn1Nb1.5O7 절연막 형성 시 주입되는 O2 가스의 분압에 의존하는 것이 관측되었다. 이를 통하여 트랜지스터의 각 세부 영역의 구조 및 형성 조건이 트랜지스터의 전기적 특성에 미치는 영향과 상관관계에 대하여 논의한다.

• 디지털융복합연구
• /
• 제12권7호
• /
• pp.291-296
• /
• 2014

GaN LED의 p-패드 금속과 에피층 사이에 $SiO_2$ 전류 절연 층을 제작하고, p-전극 금속의 패턴을 핑거(finger) 형태로 확장하여 형성함으로써, 대면적 고출력 소자에서 전류가 균일하게 퍼지도록 유도함과 동시에 p 패드 금속 표면에서의 광 손실을 줄여 광 출력을 증진시켰다. $SiO_2$ 절연 층의 면적과 두께를 다르게 하면서 광 출력의 증가를 비교 확인하였고, 실바코 사의 ATLAS 툴을 이용하여 컴퓨터 시뮬레이션을 실시함으로써 LED 내 활성 층에서의 전류 밀도 분포를 계산하였다. $SiO_2$ 절연 층의 두께가 $50{\mu}m$와 $100{\mu}m$ 인 두 경우 모두, p 패드의 직경이 $105{\mu}m$이고 핑거의 폭은 $12{\mu}m$인 경우와 비교할 때, p 패드의 직경이 $100{\mu}m$이고 핑거의 폭이 $6{\mu}m$인 경우가 더 높은 광 출력 특성을 나타냈다.

• E2M - 전기 전자와 첨단 소재
• /
• 제5권2호
• /
• pp.224-236
• /
• 1992

본 논문에서는 내부전극을 갖는 마이카-에폭시 복합시료의 계면정합상태에 따른 계면층에서의 절연파괴특성에 대해 조사 연구하였다. 실험결과, 계면은 이상수지층으로 작용되며 마이카는 계면결합제와의 화학적반응 및 흡착에 의해 친수성이 적어짐을 확인하였고 또한 계면의 정합상태는 계면결합제의 수용액 농도에 의해 좌우되었다. 계면정합이 불량하면 인가전압의 상승에 따라 부분방전량의 증가 및 발생빈도의 직선적인 증가 특성이 보이며 계면정합이 양호한 경우는 방전량이 포화되는 시점에서 발생빈도는 지수함수적으로 증가되었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1995년도 하계학술대회 논문집 C
• /
• pp.1133-1136
• /
• 1995

RF-magnetron sputtering 방법으로 형성한 $BaTa_2O_6$의 공정변수에 따른 전기, 광학적 특성변화를 관찰하여 $BaTa_2O_6$ 박막의 TFELD(thin film electroluminescent display) 절연막으로서 응용 가능성을 연구하였다. $BaTa_2O_6$ 박막의 유전특성은 증착시의 $O_2$ 함량과 sputtering 압력의 변화에는 큰 영향을 받지 않으나 기판온도에는 영향을 받는 것으로 확인되었다. 이들 공정변수를 가변하여 실험한 결과, $BaTa_2O_6$ 박막 형성의 최적조건으로 플라즈마 압력을 6 mtorr, sputtering gas 내의 $O_2$ 혼합비율은 40%, 기판온도는 $100^{\circ}C$로 결정하였다. 이상의 조건에서 제조된 $BaTa_2O_6$ 박막은 10.2 ${\mu}C/cm^2$의 매우 우수한 성능지수를 보였다. 이상의 $BaTa_2O_6$ 박막을 하부절연층으로, 절연파괴강도가 높은 $SiO_xN_y$를 상부 절연층으로 사용하여 제조된 EL 소자는 1 kHz, 삼각파 구동시 발광 임계전압은 약 32 volts, 최대휘도는 54 $cd/m^2$으로 측정되었다.