• 마이크로전자및패키징학회지
• /
• 제23권3호
• /
• pp.63-67
• /
• 2016

본 논문에서는 폴리머 기반의 유연 기판 위 적층 된 다양한 필름의 굽힘 탄성계수의 간접 측정법을 소개한다. 패키징 기판의 다양한 적층 재료들의 탄성계수는 기계적으로 신뢰성 있는 전자기기 개발에 결정적이지만, 기판과 매우 견고히 접합하고 있는 적층 필름을 온전히 떼어 내어 자유지지형(free-standing) 시편을 만들기 어렵기 때문에 그 측정이 쉽지 않다. 이를 해결하기 위해 본 연구에서는 필름-기판의 복합체 시편에 대한 3점 굽힘을 진행하였고 시편 단면에 면적 변환법(area transformation rule)을 적용한 응력 해석을 수행하였다. 탄성계수를 알고 있는 기판에 대하여, 굽힘 시험으로 얻은 다층 시편의 강성으로부터 필름과 기판의 탄성계수 비를 계산하였으며, 전기 도금 구리 시편을 이용하여 양면 적층, 단면 적층의 두 가지 해석 모델이 실험 평가되었다. 또한 주요 절연체 적층 재료인 prepreg (PPG)와 dry film solder resist (DF SR)의 굽힘 탄성계수가 양면 적층 시편 형태로 측정 되었다. 결과로써 구리 110.3 GPa, PPG 22.3 GPa, DF SR 5.0 GPa이 낮은 측정 편차로 측정 됨으로써 본 측정법의 정밀도와 범용성을 검증하였다.

• 마이크로전자및패키징학회지
• /
• 제25권2호
• /
• pp.41-48
• /
• 2018

Fan-out wafer level packaging (FOWLP) 적용을 위한 최적의 Cu 재배선 계면접착에너지 측정방법을 도출하기 위해, 전기도금 Cu 박막과 WPR 절연층 계면의 정량적 계면접착에너지를 $90^{\circ}$ 필 테스트, 4점 굽힘 시험법, double cantilever beam (DCB) 측정법을 통해 비교 평가 하였다. 측정 결과, 세 가지 측정법 모두 배선 및 패키징 공정 후 박리가 일어나지 않는 산업체 통용 기준인 $5J/m^2$보다 높게 측정되었다. 또한, DCB, 4점 굽힘 시험법, $90^{\circ}$ 필 테스트 순으로 계면접착에너지가 증가하는 거동을 보였는데, 이는 계면파괴역학 이론에 의해 위상각 증가에 따라 이종재료 계면균열 선단의 전단응력성분 증가에 따른 소성변형에너지 및 계면 거칠기 증가 효과에 의한 것으로 설명이 가능하다. FOWLP 재배선에 대한 최적의 계면접착에너지 도출을 위해서는 시편제작 공정, 위상각 차이, 정량적 측정 정확도 및 결합력 크기 등을 고려하여 4점 굽힘 시험법 또는 DCB 측정법을 적절히 혼용 사용하는 것이 타당한 것으로 판단된다.

• 마이크로전자및패키징학회지
• /
• 제15권3호
• /
• pp.53-58
• /
• 2008

본 연구에서는 상용화된 2.4 GHz 영역대에서 사용되어지는 WiFi용 DPDT(Double Pole Double throw) switch 칩을 laser 비아 가공과 도금 공정을 이용하여 폴리머 기판내에 내장시켜 그 특성을 분석하였으며 통상적으로 실장되는 wire 본딩방식으로 패키징된 기판과 특성차이를 분석 비교하였다. 폴리머는 FR4기판과 아지노 모토사의 ABF(Ajinomoto build up film)를 이용하여 패턴도금법으로 회로를 형성하였다. ABF공정의 최적화를 위해 폴리머의 경화정토를 DSC (Differenntial Scanning Calorimetry) 및 SEM (Scanning Electron microscope)으로 분석하여 경화도에 따라 도금된 구리패턴과의 접착력을 평가하였다. ABF의 가경화도가 $80\sim90%$일 경우 구리층과 최적의 접착강도를 보였으며 진공 열압착공정을 통해 기공(void)없이 칩을 내장할 수 있었다. 내장된 기관과 와이어 본딩된 기판의 측정은 S 파라미터를 이용하여 삽입손실과 반사손실을 비교 분석하였으며 그 결과 삽입손실은 두 경우 유사하게 나타났지만 반사손실의 경우 칩이 내장된 경우 6 GHz 까지 -25 dB 이하로 안정적으로 나오는 것을 확인할 수 있었다.

• 마이크로전자및패키징학회지
• /
• 제18권4호
• /
• pp.49-53
• /
• 2011

TSV(through-silicon-via)를 이용한 3차원 Si 칩 패키징 공정 중 전기 도금을 이용한 비아 홀 내 Cu 고속 충전과 범핑 공정 단순화에 관하여 연구하였다. DRIE(deep reactive ion etching)법을 이용하여 TSV를 제조하였으며, 비아홀 내벽에 $SiO_2$, Ti 및 Au 기능 박막층을 형성하였다. 전도성 금속 충전에서는 비아 홀 내 Cu 충전율을 향상시키기 위하여 PPR(periodic-pulse-reverse) 전류 파형을 인가하였으며, 범프 형성 공정에서는 리소그라피(lithography) 공정을 사용하지 않는 non-PR 범핑법으로 Sn-3.5Ag 범프를 형성하였다. 전기 도금 후, 충전된 비아의 단면 및 범프의 외형을 FESEM(field emission scanning electron microscopy)으로 관찰하였다. 그 결과, Cu 충전에서는 -9.66 $mA/cm^2$의 전류밀도에서 60분간의 도금으로 비아 입구의 도금층 과성장에 의한 결함이 발생하였고, -7.71 $mA/cm^2$에서는 비아의 중간 부분에서의 도금층 과성장에 의한 결함이 발생하였다. 또한 결함이 생성된 Cu 충전물 위에 전기 도금을 이용하여 범프를 형성한 결과, 범프의 모양이 불규칙하고, 균일도가 감소함을 나타내었다.

• 마이크로전자및패키징학회지
• /
• 제21권4호
• /
• pp.91-96
• /
• 2014

TSV기술은 실리콘 칩에 관통 홀(through silicon via)을 형성하고, 비아 내부에 전도성 금속으로 채워 수직으로 쌓아 올려 칩의 집적도를 향상시키는 3차원 패키징 기술로서, 와이어 본딩(wire bonding)방식으로 접속하는 기존의 방식에 비해 배선의 거리를 크게 단축시킬 수 있다. 이를 통해 빠른 처리 속도, 낮은 소비전력, 높은 소자밀도를 얻을 수 있다. 본 연구에서는 웨이퍼 레벨에서의 TSV 충전 경향을 조사하기 위하여, 실리콘의 칩 레벨에서부터 4" 웨이퍼까지 전해 도금법을 이용하여 Cu를 충전하였다. Cu 충전을 위한 도금액은 CuSO4 5H2O, H2SO4 와 소량의 첨가제로 구성하였다. 양극은 Pt를 사용하였으며, 음극은 $0.5{\times}0.5 cm^2{\sim}5{\times}5cm^2$ 실리콘 칩과 4" 실리콘 wafer를 사용하였다. 실험 결과, $0.5{\times}0.5cm^2$ 실리콘 칩을 이용하여 양극과 음극과의 거리에 따라 충전률을 비교하여 전극간 거리가 4 cm일 때 충전률이 가장 양호하였다. $5{\times}5cm^2$ 실리콘 칩의 경우, 전류 공급위치로부터 0~0.5 cm 거리에 위치한 TSV의 경우 100%의 Cu충전률을 보였고, 4.5~5 cm 거리에 위치한 TSV의 경우 충전률이 약 95%로 비아의 입구 부분이 완전히 충전되지 않는 경향을 보였다. 전극에서 멀리 떨어져있는 TSV에서 Cu 충전률이 감소하였으며, 안정된 충전을 위하여 전류를 인가하는 시간을 2 hrs에서 2.5 hrs로 증가시켜 4" 웨이퍼에서 양호한 TSV 충전을 할 수 있었다.

• 마이크로전자및패키징학회지
• /
• 제21권4호
• /
• pp.1-13
• /
• 2014

The paper gives an overview of the concepts, basic requirements, and trends regarding packaging technologies of power modules in hybrid (HEV) and electric vehicles (EV). Power electronics is gaining more and more importance in the automotive sector due to the slow but steady progress of introducing partially or even fully electric powered vehicles. The demands for power electronic devices and systems are manifold, and concerns besides aspects such as energy efficiency, cooling and costs especially robustness and lifetime issues. Higher operation temperatures and the current density increase of new IGBT (Insulated Gate Bipolar Transistor) generations make it more and more complicated to meet the quality requirements for power electronic modules. Especially the increasing heat dissipation inside the silicon (Si) leads to maximum operation temperatures of nearly $200^{\circ}C$. As a result new packaging technologies are needed to face the demands of power modules in the future. Wide-band gap (WBG) semiconductors such as silicon carbide (SiC) or gallium nitride (GaN) have the potential to considerably enhance the energy efficiency and to reduce the weight of power electronic systems in EVs due to their improved electrical and thermal properties in comparison to Si based solutions. In this paper, we will introduce various package materials, advanced packaging technologies, heat dissipation and thermal management of advanced power modules with extended reliability for EV applications. In addition, SiC and GaN based WBG power modules will be introduced.

• 마이크로전자및패키징학회지
• /
• 제12권3호
• /
• pp.187-196
• /
• 2005

MEMS에서 제조 공정 오차 및 외부 응력은 진동형 자이로스코프와 같은 MEMS 소자의 제조 수율에 많은 영향을 미친다. 특히 비연성 진동형 자이로스코프의 경우 감지모드와 구동모드의 주파수 차의 특성은 수율에 직접적인 영향을 미친다. SOI (Silicon-On-Insulator) 공정 및 양극접합 공정으로 패키징된 자이로스코프의 경우, 노칭현상으로 인하여 구조물이 불균일하게 가공되며, 동시에 열팽창계수 차로 인하여 접합된 기판에 큰 휨이 발생한다. 그 결과주파수 차의 분포가 커지고, 동시에 수율은 저하되었다. 이를 개선하기 위하여 SiOG (Silicon On Glass) 기술을 적용하였다. SiOG 공정에서는 접합 후에 기판의 휨을 최소화 하기 위하여 1장의 실리콘 기관과 2장의 유리 기판을 사용하였으며, 노칭을 방지하기 위하여 금속 박막을 사용하였다. 그 결과 노칭 현상이 방지되었으며, 기판의 휨도 감소하였다. 또한 주파수 차의 분포도 매우 균일하게 되었으며, 주파수 차의 편차 또한 개선이 되었다. 그 결과 높은 수율 및 보다 강건한 MEMS 자이로스코프를 개발할 수 있었다.

• 마이크로전자및패키징학회지
• /
• 제8권4호
• /
• pp.11-15
• /
• 2001

본 연구에서는 RF-MEMS소자의 웨이퍼레벨 패키징에 적용하기 위한 밀봉 실장 방법에 대하여 연구를 하였다. 비전도성 B-stage에폭시를 사용하여 밀봉 실장하는 방법은 플립칩 접합 방법과 함께 MEMS 소자 패키징에 많은 장점을 줄 것이다. 특히 소자의 동작뿐만 아니라 기생성분의 양을 줄여야 하는 RF-MEMS 소자에는 더욱더 많은 장전을 보여준다. 비전도성 B-stage 에폭시는 2차 경화가 가능한 것으로 우수한 밀봉 실장 특성을 보였다. 패키징시 상부기관으로 사용되는 유리기판 위에 500 $\mu\textrm{m}$의 밀봉선을 스크린 프린팅 방식으로 패턴닝을 한 후에 $90^{\circ}C$와 $170^{\circ}C$에서 열처리를 하였다. 2차 경화 후 패턴닝된 모양이 패키징 공정이 끝날 때까지 계속 유지가 되었다. 패턴닝 후 에폭시 놀이가 4인치 웨이퍼에서 $\pm$0.6$\mu\textrm{m}$의 균일성을 얻었으며, 접합강토는 20 MPa을 얻었다. 또한 밀봉실장 특성을 나타내는 leak rate는 $10^{-7}$ cc/sec를 얻었다.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2000년도 추계 기술심포지움 논문집
• /
• pp.11-11
• /
• 2000

이동통신기술의 급격한 발달로 고주파회로의 packaging과 interconnect 기술의 고성능화 와 저가격화에 대한 새로운 도전이 요구되고 있다‘ 대부분 기존의 무선통신 부품은 P PCB(Printed Wiring Board)기술을 활용하고 있으나 이러한 기술이 점차로 고주파화되는 경 향을 만족시킬수 없어 새로운 고주파 부품기술이 요구되고 있는 실정이다 .. RF 회로를 구성 하기 위하여 PCB소재의 환경적, 치수안정성 문제를 극복하기 위하여 L TCC(Low T Temperature Cofired Ceramics)기술이 최근 주목을 받고 있다. 차세대 이동통신 기술은 수십 GHz 이상의 고주파특성이 우수하고, 고성능의 초소형의 부품을 저가격으로 제조할수 있으며, 시장의 변화에 기민하게 대처할수 있는 기술이 요구되 고 있으며, 이러한 기술적 필요성에 부합할수 있도록 LTCC 기술이 제안되었다. 이러한 C Ceramic Interconnect 기술은 높은 신뢰성을 바탕으로 fine patterning 기술과 저가의 m metallizing 기술로 가능하게 되었다. 초고주파 통신부품기술은 미국과 유럽 등을 중심으로 G GHz 대역또는 mm wave 대역의 기술에 대하여 치열한 기술개발 경쟁을 벌이고 있으며, 이 러한 고주파 패키징 기술을 바탕으로 미래의 군사, 항공, 우주 및 이동통신 기술에 지대한 영향을 미칠수 있는 기반기술로 자리잡을 전망이다. L LTCC 기술은 기존의 후막혼성기술에 비하여 공정이 단순하고 대량생산이 가능하고 가 격이 비교적 저렴하다. 또한 다층구조로 제작할수 있고, 수동소자를 내장할수 있어 회로의 소형화와 고밀도화가 가능하다. 특히 무선으로 초고속 정보를 처리하기 위하여 이동통신기 기의 고주파화가 빠르게 진행됨에 따라서 고분자재료에 비하여 고주파특성이 우수할뿐아니 라 환경적, 치수안정성이 우수한 세라믹소재플 사용함으로써 고주파 손실율을 저감할 수 있 다 .. LTCC 기술은 후막회로 기술과 tape dielectric 기술이 결합된 기술이다. 표준화된 소재 와 공정기술을 활용하여 저가격으로 고성능소자플 제작할 수 있으며, 전극재료로서 높은 전 도도를 갖고 있는 Ag, Cu, Au 및 Pd! Ag릎 사용함으로써 고주파 손실을 저감시킬 수 있다. L LTCC 기술이 최종적으로 소형화, 고기능 고주파 부품기술로 지속적으로 발전하기 위하여 무수축(Zero shrinkage) 소성기술, 광식각 후막기술 등이 원천기술로서 확립될 수 있어야 하 며, 특히 국내의 이동통신 기술에 대한 막대한 투자에도 불구하고 차세대 이동통신 부품기 술에 대한 개발은 상대적으로 미흡한 실정이므로 국내에 LTCC 관련 소재공정 및 부품소자 기술에 대한 개발투자가 시급히 이루워져야 할 것으로 판단된다. 본 발표에서는 지금까지 국내외 LTCC 기술의 발전과정을 정리하였고, 현재 이 기술의 응용과 소재와 공정을 중심으로한 개발현황에 대하여 조사하였으며, 앞으로 LTCC가 발전 해야할 방향을 제시하고자 한다.

• 마이크로전자및패키징학회지
• /
• 제17권3호
• /
• pp.79-84
• /
• 2010

3차원 Si 칩 패키징 공정을 위한 비아 홀(TSV: Through-Si-Via) 및 Au 시드층 형성, 전기 도금을 이용한 Cu 충전기술과 범핑 공정 단순화에 관하여 연구하였다. 비아 홀 형성을 위하여 $SF_6$ 와 $C_4F_8$ 플라즈마를 교대로 사용하는 DRIE(Deep Reactive Ion Etching) 법을 사용하여 Si 웨이퍼를 에칭하였다. 1.92 ks동안 에칭하여 직경 40 ${\mu}m$, 깊이 80 ${\mu}m$의 비아 홀을 형성하였다. 비아 홀의 옆면에는 열습식 산화법으로 $SiO_2$ 절연층을, 스퍼터링 방법으로 Ti 접합층과 Au 시드층을 형성하였다. 펄스 DC 전기도금법에 의해 비아 홀에 Cu를 충전하였으며, 1000 mA/$dm^2$ 의 정펄스 전류에서 5 s 동안, 190 mA/$dm^2$의 역펄스 조건에서 25 s 동안 인가하는 조건으로 총 57.6 ks 동안 전기도금하였다. Si 다이 상의 Cu plugs 위에 리소그라피 공정 없이 전기도금을 실시하여 Sn 범프를 형성할 수 있었으며, 심각한 결함이 없는 범프를 성공적으로 제조할 수 있었다.