• 제목/요약/키워드: 전원 회로 설계

검색결과 610건 처리시간 0.025초

지휘무장통제체계용 UPS 배터리의 안전성 확보방안 연구 (A Study on the application method of UPS's Battery Safety for battleship Command and Fire Control System)

  • 박건상;김재윤;김동규
    • 한국산학기술학회논문지
    • /
    • 제22권3호
    • /
    • pp.587-596
    • /
    • 2021
  • 해군 함정에는 특수목적을 수행하기 위해 구성되어있는 시스템이 있다. 그 중에는 지휘무장통제체계(CFCS : Command and Fire Control System, 이하 CFCS)가 존재하며 이를 운용하기 위해 요구사항에 맞는 장비가 개발된다. 특히 이러한 장비들 중 일부는 함정의 발전기 문제나 기타 예기치 못한 상황에서 정전이 발생하더라도, 운용 지속성 및 중요한 자료를 백업할 수 있도록 무정전전원공급장치 (UPS : Uninterruptible Power System, 이하 UPS)를 적용해야한다. 만약 이를 충족하지 못할 경우 전력손실로 이어진다. 그러므로, 우리는 안정적인 UPS가 적용될 수 있도록 방안을 강구해야한다. 안정적인 UPS를 설계하기 위해 배터리와 배터리관리시스템 (BMS : Battery Management System, 이하 BMS)은 중요한 요소가 된다. 만약 이러한 배터리와 BMS가 불안정하게 되면 전원문제가 발생할 경우 중요한 전술 정보가 손실되거나 전투체계 수행업무를 정상적으로 할 수 없게 되므로 큰 전력 공백이 발생한다. 즉, 본 시스템의 안전성 확보가 필수적이다. 따라서, 본 논문에서는 CFCS에 적합한 UPS 개선을 위해 배터리 비교분석, 주요회로 누설전류 분석, 내환경성 시험을 토대로 개선된 시스템을 구현 및 검증하였다.

마이크로 멀티니들을 이용한 고주파 피부미용 의료기기를 위한 출력 장치 개발 (Developed an output device for high-frequency cosmetic medical equipment using micro multi-needle)

  • 김준태;주규태;차은종;김명미;정진형
    • 한국정보전자통신기술학회논문지
    • /
    • 제14권5호
    • /
    • pp.394-402
    • /
    • 2021
  • 고령사회의 진입과 인간의 평균 수명이 연장되고, 여성의 사회적 진출 및 남성들의 외모에 대한 관심증가, 미디어 매체를 통한 K-문화가 전 세계적으로 관심을 받으면서 자연스럽게 관심은 K-Bueaty에 집중되고 있다. 최근, 의료관광 분야의 점유를 보면 성형 및 피부과와 같은 피부미용 의료관광의 경우 중국, 일본 등 아시아뿐만 아니라 북미, 유럽 등에서 인기를 누리고 있다. 사람의 노화를 가장 먼저 외면적으로 확인할 수 있는 부위는 바로 얼굴의 피부 주름이다. 깨끗하고 주름이 없으면서 탄력성 있는 건강한 피부는 대부분의 사람들이 원하는 바람이다. 대표적으로 집속형초음파자극(HIFU:High Intensity Focused Ultrasound)와 저주파, 고주파(RF:Radio Frequency), 미세전류를 이용한 갈바닉 테라피, 급속 냉각을 이용한 크라이오 테라피 등 피부의 컨디션과 상태에 따라 관리하는 방식이 달라지며, 같은 기전을 이용한 의료기기 및 피부미용 기기의 시술 역시 출력 및 자극 부위 등에 따라 시술의 효과가 차이가 난다. 본 연구는 수많은 피부미용 의료기기 및 미용기기 중 마이크로니들을 이용한 침습형 고주파 피부 의료기기를 개발하고자 국제규격인 IEC 60601-2(의료기기개별기준규격)및 MFDS(Ministry of Food and Drug Safety : 식품의약품안전처)에서 고시한 고주파 자극기 기준 규격을 준수한 고주파 출력 장치를 설계 및 개발하였다. 회로 설계는 Class-A Topology를 이용한 증폭장치(AMP:Amplifier)와 Half-Bridge Topology를 이용한 전원장치로 이루어져 있다. 개발된 고주파 출력 장치를 측정한 결과 평균 63.86%의 효율을 얻었으며, 최대출력은 116.7W, 50.67dBm으로 측정되었다.

파노라믹 스캔 라이다 시스템용 4-채널 차동 CMOS 광트랜스 임피던스 증폭기 어레이 (Four-Channel Differential CMOS Optical Transimpedance Amplifier Arrays for Panoramic Scan LADAR Systems)

  • 김상균;정승환;김성훈;;최한별;홍채린;이경민;어윤성;박성민
    • 전자공학회논문지
    • /
    • 제51권9호
    • /
    • pp.82-90
    • /
    • 2014
  • 본 논문에서는 선형성을 가진 파노라믹 스캔 라이다(PSL) 시스템용의 4-채널 차동 트랜스임피던스 증폭기 어레이를 0.18-um CMOS 공정을 이용하여 구현하였다. PSL시스템을 위한 성능의 비교분석을 위하여 전류모드 및 전압모드의 두 종류 트랜스임피던스 어레이 칩을 각각 구현하였으며, 채널당 1.25-Gb/s 동작속도를 갖도록 설계하였다. 먼저 전류모드 칩의 경우, 각 채널 광 수신입력단은 전류미러 구조로 구현하였으며, 특히 로컬 피드백 입력구조로 개선하여 낮은 입력저항과 낮은 잡음지수를 가질 수 있도록 설계하였다. 칩 측정 결과, 채널 당 $69-dB{\Omega}$ 트랜스임피던스 이득, 2.2-GHz 대역폭, 21.5-pA/sqrt(Hz) 평균 잡음 전류 스펙트럼 밀도, -20.5-dBm 수신감도, 및 1.8-V 전원전압에서 4채널 총 147.6-mW 소모전력을 보이며, 1.25-Gb/s 동작속도에서 크고 깨끗한 eye-diagram을 보인다. 한편, 전압모드 칩의 경우, 각 채널 광 수신입력단은 인버터 입력구조로 구현하여 낮은 잡음지수를 갖도록 설계하였다. 칩 측정 결과, 채널 당 $73-dB{\Omega}$ 트랜스임피던스 이득, 1.1-GHz 대역폭, 13.2-pA/sqrt(Hz) 평균 잡음 전류 스펙트럼 밀도, -22.8-dBm수신감도, 및 4채널 총 138.4-mW 소모전력을 보이며, 1.25-Gb/s 동작속도에서 크고 깨끗한 eye-diagra을 보인다.

일체형 방사선 피폭 방호 소방관 인명구조 경보기의 임베디드 보드 개발 (Development of Embedded Board for Integrated Radiation Exposure Protection Fireman's Life-saving Alarm)

  • 이영지;이주현;이승호
    • 전기전자학회논문지
    • /
    • 제23권4호
    • /
    • pp.1461-1464
    • /
    • 2019
  • 본 논문에서는 위치추적과 방사선 측정이 가능한 일체형 방사선 피폭 방호 소방관 인명구조 경보기를 위한 임베디드 보드 개발을 제안한다. 제안하는 방사선 피폭 방호 소방관 인명구조 경보기의 임베디드 보드는 신호 처리부, 통신부, 전원부, 메인 제어부 등으로 구성된다. 신호 처리부에서는 차폐설계, 노이즈 저감 기술 및 전자파 차감 기술 등을 적용한다. 통신부에서는 WiFi 방식을 사용하여 통신하도록 설계한다. 메인 제어부에서는 전력 소모를 최소한으로 줄이고 작고 밀도가 높으면서도 낮은 발열성을 통하여 높은 고성능 시스템을 구성한다. 일체형 방사선 피폭 방호 소방관 인명구조 경보기를 위한 임베디드 보드는 재난 및 화재현장 등 열악한 환경에 노출되어 운영하는 장비이므로 방수와 내열성을 고려한 외형도 설계 및 제작을 한다. 제안된 일체형 방사선 피폭 방호 소방관 인명구조 경보기를 위한 임베디드 보드의 효율을 판단하기 위하여 공인시험기관에서 실험하였다. 방수 등급은 소방관용 장비의 특성 상 재해 현장에서 물에 의한 침수 시에도 안정적인 성능을 유지할 수 있는 IP67 등급을 달성하였다, 동작 온도는 재해현장에서의 폭넓은 환경변화에 대응할 수 있는 -10℃~50℃의 범위에서 측정이 되었다. 배터리 수명은 붕괴사고 등의 비상 재난 상황에 대처할 수 있는 1회 충전 후 144시간 사용 가능함이 측정되었다. PCB를 포함한 최대 통신 거리는 재난 상황 시 지휘통제 차량과의 직선거리에서 기존의 50m보다 넓은 범위인 54.2m에서 작동하는 것이 측정되었다. 따라서 일체형 방사선 피폭 방호 소방관 인명구조 경보기를 위한 임베디드 보드의 그 효용성이 입증되었다.

높은 정확도를 가진 집적 커페시터 기반의 10비트 250MS/s $1.8mm^2$ 85mW 0.13un CMOS A/D 변환기 (A 10b 250MS/s $1.8mm^2$ 85mW 0.13um CMOS ADC Based on High-Accuracy Integrated Capacitors)

  • 사두환;최희철;김영록;이승훈
    • 대한전자공학회논문지SD
    • /
    • 제43권11호
    • /
    • pp.58-68
    • /
    • 2006
  • 본 논문에서는 차세대 디지털 TV 및 무선 랜 등과 같이 고속에서 저전압, 저전력 및 소면적을 동시에 요구하는 고성능 집적시스템을 위한 10b 250MS/s $1.8mm^2$ 85mW 0.13um CMOS A/D 변환기 (ADC)를 제안한다. 제안하는 ADC는 요구되는 10b 해상도에서 250MS/s의 아주 빠른 속도 사양을 만족시키면서, 면적 및 전력 소모를 최소화하기 위해 3단 파이프라인 구조를 사용하였다. 입력단 SHA 회로는 게이트-부트스트래핑 (gate-bootstrapping) 기법을 적용한 샘플링 스위치 혹은 CMOS 샘플링스위치 등 어떤 형태를 사용할 경우에도 10비트 이상의 해상도를 유지하도록 하였으며, SHA 및 두개의 MDAC에 사용되는 증폭기는 트랜스컨덕턴스 비율을 적절히 조정한 2단 증폭기를 사용함으로써 10비트에서 요구되는 DC 전압 이득과 250MS/s에서 요구되는 대역폭을 얻음과 동시에 필요한 위상 여유를 갖도록 하였다. 또한, 2개의 MDAC의 커패시터 열에는 소자 부정합에 의한 영향을 최소화하기 위해서 인접신호에 덜 민감한 향상된 3차원 완전 대칭 구조의 커패시터 레이아웃 기법을 제안하였으며, 기준 전류 및 전압 발생기는 온-칩 RC 필터를 사용하여 잡음을 최소화하고, 필요시 선택적으로 다른 크기의 기준 전압을 외부에서 인가할 수 있도록 설계하였다. 제안하는 시제품 ADC는 0.13um 1P8M CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 각각 최대 0.24LSB, 0.35LSB 수준을 보여준다. 또한, 동적 성능으로는 200MS/s와 250MS/s의 동작 속도에서 각각 최대 54dB, 48dB의 SNDR과 67dB, 61dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $1.8mm^2$이며 전력 소모는 1.2V 전원 전압에서 최대 동작 속도인 250MS/s일 때 85mW이다.

사회 구성주의 과학교사교육 프로그램에 참여한 교사들의 인식 변화와 실천 연구 (A Study on the Change of the Awareness of Teachers who participated in Social Constructionism Science Teacher Training program and Their Subsequent Teaching Practice)

  • 강종례;김정은;백성혜
    • 한국과학교육학회지
    • /
    • 제35권6호
    • /
    • pp.939-947
    • /
    • 2015
  • '사회 구성주의 과학교사교육 프로그램'에 참여한 중등교사를 대상으로 수업 단계별 인식 변화과정과 학교현장에서의 실행 여부를 분석하여 교사교육의 효과를 알아보았다. '사회 구성주의 과학교사교육프로그램'은 프랑스의 체험형 과학교육프로그램인 라망알라빠뜨(La main ${\grave{a}}$ la $p{\hat{a}}te$)에 기초하여 3단계로 구성하였다. 1단계는 라망알라빠뜨의 철학 및 창의성 교육 사례 탐구, 2 3단계는 지정 주제 및 자유 주제로 나누어 실제 수업 프로그램을 개발하고 발표 후 논의하는 과정으로 이루어졌으며, 1일 4시간씩 총 10회에 걸쳐 실시하였다. 모든 수업은 녹화 및 녹음하였으며, 수업시간마다 반성적 저널을 작성하게 하고, 교육종료 6개월 후 선별된 중등과학교사 7명에게 현장에서의 적용여부를 확인하는 추가 설문과 인터뷰를 실시하였다. 1단계의 라망알라빠뜨 및 창의성 이론과 라망알라빠뜨 수업 사례를 살펴보는 교육을 통해 연구 대상자인 교사 7명 전원의 신념이 변화됨을 확인할 수 있었다. 2단계의 '지정주제'로 창의성을 강조한 실제 수업 설계에서 실천 계획으로 갈 수 있는 교사는 2명, 여전히 고민 단계 3명, 신념을 깨뜨리는 단계나 지식획득단계로 회귀한 교사가 각각 1명씩 나타났다. 3단계 '자유 주제'의 경우 실제 수업 설계 후 발표와 토론을 통한 조별 상호작용으로 인해 5명의 교사들이 실천 계획을 성공적으로 제시하였고, 2명의 교사만 여전히 이론과 실천 사이에서 갈등을 겪고 있었다. 이는 교육 종료 6개월 후 자신의 수업에 실행 여부 결과와 일치하였다. 그러므로 교사교육은 이론의 도입만으로도 교사의 신념이 충분히 변화될 수 있으나 실제 수업에 실행할 수 있는 실천적 지식의 획득은 시범과 실습, 토론을 통한 조별 상호작용 등을 통해서 더 효과적으로 이루어질 수 있으며, 교사의 신념을 실천 계획 단계까지 이끌 수 있도록 진행되어야 실제 학교현장에서 실행으로 옮겨질 수 있다는 점을 알 수 있었다.

IC-임베디드 PCB 공정을 사용한 DVB-T/H SiP 설계 (Design of DVB-T/H SiP using IC-embedded PCB Process)

  • 이태헌;이장훈;윤영민;최석문;김창균;송인채;김부균;위재경
    • 대한전자공학회논문지SD
    • /
    • 제47권9호
    • /
    • pp.14-23
    • /
    • 2010
  • 본 논문에서는 유럽에서 사용되는 이동형 디지털 방송인 DVB-T/H 신호를 수신 및 신호처리 가능한 DVB-T/H SiP를 제작하였다. DVB-T/H SiP는 칩이 PCB 내부에 삽입될 수 있는 IC-임베디드 PCB 공정을 적용하여 설계되었다. DVB-T/H SiP에 삽입된 DVB-T/H IC는 신호를 수신하는 RF 칩과 어플리케이션 프로세서에서 활용할 수 있도록 수신된 신호를 변환하는 디지털 칩 2개를 원칩화한 모바일 TV용 SoC 이다. SiP 에는 DVB-T/H IC를 동작하기 위해 클럭소스로써 38.4MHz의 크리스탈을 이용하고, 전원공급을 위해 3MHz로 동작하는 DC-DC Converter와 LDO를 사용하였다. 제작된 DVB-T/H SiP는 $8mm{\times}8mm$ 의 4 Layer로 구성되었으며, IC-임베디드 PCB 기술을 사용하여 DVB-T/H IC는 2층과 3층에 배치시켰다. 시뮬레이션 결과 Ground Plane과 비아의 확보로 RF 신호선의 감도가 개선되었으며 SiP로 제작하는 경우에 Power 전달선에 존재하는 캐패시터와 인덕터의 조정이 필수적임을 확인하였다. 제작된 DVB-T/H SiP의 전력 소모는 평균 297mW이며 전력 효율은 87%로써 기존 모듈과 동등한 수준으로 구현되었고, 크기는 기존 모듈과 비교하여 70% 이상 감소하였다. 그러나 기존 모듈 대비평균 3.8dB의 수신 감도 하락이 나타났다. 이는 SiP에 존재하는 DC-DC Converter의 노이즈로 인한 2.8dB의 신호 감도 저하에 기인한 것이다.

보정기법 없이 채널 간 오프셋 부정합을 최소화한 2x Interleaved 10비트 120MS/s 파이프라인 SAR ADC (A Non-Calibrated 2x Interleaved 10b 120MS/s Pipeline SAR ADC with Minimized Channel Offset Mismatch)

  • 조영세;심현선;이승훈
    • 전자공학회논문지
    • /
    • 제52권9호
    • /
    • pp.63-73
    • /
    • 2015
  • 본 논문에서는 특별한 보정기법 없이 채널 간 오프셋 부정합 문제를 최소화한 2채널 time-interleaved (T-I) 구조의 10비트 120MS/s 파이프라인 SAR ADC를 제안한다. 제안하는 ADC는 4비트-7비트 기반의 2단 파이프라인 구조 및 2채널 T-I 구조를 동시에 적용하여 전력소모를 최소화하면서 빠른 변환속도를 구현하였다. 채널 간에 비교기 및 잔류전압 증폭기 등 아날로그 회로를 공유함으로써 일반적인 T-I 구조에서 선형성을 제한하는 채널 간 오프셋 부정합 문제를 추가적인 보정기법 없이 최소화할 뿐만 아니라 전력소모 및 면적을 감소시켰다. 고속 동작을 위해 SAR 로직에는 범용 D 플립플롭 대신 TSPC D 플립플롭을 사용하여 SAR 로직에서의 지연시간을 최소화하면서 사용되는 트랜지스터의 수도 절반 수준으로 줄임으로써 전력소모 및 면적을 최소화하였다. 한편 제안하는 ADC는 기준전압 구동회로를 3가지로 분리하여, 4비트 및 7비트 기반의 SAR 동작, 잔류전압 증폭 등 서로 다른 스위칭 동작으로 인해 발생하는 기준전압 간섭 및 채널 간 이득 부정합 문제를 최소화하였다. 시제품 ADC는 고속 SAR 동작을 위한 높은 주파수의 클록을 온-칩 클록 생성회로를 통해 생성하였으며, 외부에서 duty cycle을 조절할 수 있도록 설계하였다. 시제품 ADC는 45nm CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 10비트 해상도에서 각각 최대 0.69LSB, 0.77LSB이며, 120MS/s 동작속도에서 동적 성능은 최대 50.9dB의 SNDR 및 59.7dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $0.36mm^2$이며, 1.1V 전원전압에서 8.8mW의 전력을 소모한다.

DMB 응용을 위한 10b 25MS/s $0.8mm^2$ 4.8mW 0.13um CMOS A/D 변환기 (A 10b 25MS/s $0.8mm^2$ 4.8mW 0.13um CMOS ADC for Digital Multimedia Broadcasting applications)

  • 조영재;김용우;이승훈
    • 대한전자공학회논문지SD
    • /
    • 제43권11호
    • /
    • pp.37-47
    • /
    • 2006
  • 본 논문에서는 Digital Video Broadcasting (DVB), Digital Audio Broadcasting (DAB) 및 Digital Multimedia Broadcasting (DMB) 등과 같이 저전압, 저전력 및 소면적을 동시에 요구하는 고성능 무선 통신 시스템을 위한 10b 25MS/s $0.8mm^2$ 4.8mW 0.13um CMOS A/D 변환기 (ADC)를 제안한다. 제안하는 ADC는 요구되는 해상도 및 속도 사양을 만족시키면서 동시에 면적 및 전력 소모를 최소화하기 위해 2단 파이프라인 구조를 사용하였으며, 스위치 기반의 바이어스 전력 최소화 기법(switched-bias power reduction technique)을 적용하여 전체 전력 소모를 최소화하였다. 입력단 샘플-앤-홀드 증폭기는 낮은 문턱전압을 가진 트랜지스터로 구성된 CMOS 샘플링 스위치를 사용하여 10비트 이상의 해상도를 유지하면서, Nyquist rate의 4배 이상인 60MHz의 높은 입력 신호 대역폭을 얻었으며, 전력소모를 최소화하기 위해 1단 증폭기를 사용하였다. 또한, Multiplying D/A 변환기의 커패시터 열에는 소자 부정합에 의한 영향을 최소화하기 위해서 인접신호에 덜 민감한 3차원 완전 대칭 구조의 커패시터 레이아웃 기법을 제안하며, 기준 전류 및 전압 발생기는 온-칩으로 집적하여 잡음을 최소화하면서 필요시 선택적으로 다른 크기의 기준 전압을 외부에서 인가할 수 있도록 설계하였다. 또한, 다운 샘플링 클록 신호를 사용하여 바이어스 전류를 제어함으로써 10비트의 해상도에서 응용 분야에 따라서 25MS/s 뿐만 아니라 10MS/s의 동작 속도에서 더 낮은 전력 사용이 가능하도록 하였다. 제안하는 시제품 ADC는 0.13um 1P8M CMOS 공정으로 제작되었으며 측정된 최대 DNL 및 INL은 각각 0.42LSB 및 0.91LSB 수준을 보인다. 또한, 25MS/s 및 10MS/s의 동작 속도에서 최대 SNDR 및 SFDR이 각각 56dB, 65dB이고, 전력 소모는 1.2V 전원 전압에서 각각 4.8mW, 2.4mW이며 제작된 ADC의 칩 면적은 $0.8mm^2$이다.

저층 경계면 연구용 Benthic chamber(BelcI) 개발 (The Development of a Benthic Chamber (BelcI) for Benthic Boundary Layer Studies)

  • 이재성;박경수;강범주;김영태;배재현;김성수;박정준;최옥인
    • 한국해양학회지:바다
    • /
    • 제15권1호
    • /
    • pp.41-50
    • /
    • 2010
  • 소형선박에서 운영이 가능한 연안용 benthic chamber(BelcI)를 개발했다. 운영상에 유연성이 큰 BelcI는 연안 저층 경계면 연구에 폭넓게 이용될 수 있을 것으로 판단된다. BelcI는 몸체, 자동채수기, 교반기 및 전자제어부로 구성된다. 운영상에 유연성을 극대화하기 위해 몸체는 사각 셀 단위의 2단 구조로 설계했다. 센서신호의 증폭, 교반기 및 채수장치 제어회로를 초 전력 소모 회로로 구성하여 외부 전원장치를 제거했다. PIV(particle image velocimetry)기법으로 측정한 chamber 내부의 유체유통은 전형적인 radial-flow impeller의 특성을 나타냈다. chamber내 물의 혼합 시간은 약 30초로 추정되었으며, 바닥면에서 shear velocity($u^*$)는 약 $0.32\;cm\;s^{-1}$였다. 산경계층(DBL) 두께는 약 $180{\sim}230\;{\mu}m$였다. 현장에서 측정한 산소소모율은 약 $84\;mmol\;O_2\;m^{-2}\;d_{-1}$로 선상배양결과 보다 2배 이상 컸다. 저층 영양염 플럭스는 "질산+아질산"이 $0.18\;{\pm}\;0.07\;mmol\;m^{-2}\;d^{-1}$, 암모니움이 $2.3\;{\pm}\;0.5\;mmol\;m^{-2}\;d^{-1}$, 인산인이 $0.09\;{\pm}\;0.02\;mmol\;m^{-2}\;d^{-1}$, 규산규소가 $23\;{\pm}\;1\;mmol\;m^{-2}\;d^{-1}$로 추정되 었다.