• 한국전자통신학회논문지
• /
• 제18권4호
• /
• pp.641-648
• /
• 2023

최근 4차 산업 혁명 중에서 인공지능의 급성장은 반도체의 성능 향상 및 회로의 집적을 기반으로 진보하였다. 전자기기 및 장비의 내부에서 연산을 돕는 트랜지스터는 고도화 및 소형화 되어 가며 발열의 제어 및 방열의 효율 개선이 새로운 성능의 지표로 대두되었다. DUT(Device Under Test) Shell은 트랜지스터의 검수를 위하여 정격 전류를 인가한 후, 임의의 발열 지점에서 전원을 차단한 상태에서, 방열을 통하여 트랜지스터의 내구도를 평가하여 불량 트랜지스터를 검출하는 장비이다. DUT Shell은 장비 내부의 방열 구조에 따라 동시에 더 많은 트랜지스터를 테스트할 수 있기 때문에 방열 효율은 불량 트랜지스터 검출 효율과 직접적인 관계를 갖는다. 이에 본 논문에서는 DUT Shell의 방열 최적화를 위하여 배치구조의 다양한 방법을 제안하고 전산유체역학을 이용하여 최적의 DUT Shell의 다양한 변형과 열 해석을 제안하였다.