• 한국전자파학회논문지
• /
• 제18권2호
• /
• pp.206-212
• /
• 2007

본 논문에서는 넓은 영역에서 GBN/SSN 억제 특성을 보이는 이종 셀 EBG 구조를 이용한 새로운 전원면 구조를 제안하였다. 제안된 구조는 -30 dB 이하의 삽입 손실로 정의되는 저지 대역이 GBN의 에너지가 집중적으로 분포하는 수 백 MHz에서 시작하며 약 7.9 GHz의 넓은 대역폭을 갖는다. 본 구조의 특징은 인덕턴스를 강화하는 나선형 연결 선로와 분산적 LC 회로의 주기를 줄이는 이종 셀을 추가한 것이다. 그 결과 -30 dB 저지 대역의 저주파에서의 차단 주파수가 낮아짐은 물론 대역폭이 넓어진 특성을 보였다. 또한, 전원면과 접지면 사이의 구조적 공진 모드가 현격히 억제되었으며 평행판 도파관에 비해 낮은 EMI 특성을 보였다.

• 한국산학기술학회논문지
• /
• 제17권9호
• /
• pp.21-26
• /
• 2016

본 논문에서는 휴대 전자기기의 내부 전원단을 위한, CCM/DCM 기능의 이중모드 감압형 DC-DC 벅 컨버터를 제안한다. 제안하는 변환기는 1 MHz의 주파수에서 동작하며, 파워단과 제어블럭으로 이루어진다. 파워단은 Power MOS 트랜지스터, 인덕터, 커패시터, 제어 루프용 피드백 저항으로 구성된다. 제어부는 펄스폭 변조기 (PWM), 오차증폭기, 램프 파 발생기, 오실레이터 등으로 이루진다. 또한 본 논문에서 보상단의 큰 외부 커패시터는, 집적회로의 면적축소를 위하여 CMOS 회로로 구성되는 멀티플라이어 등가 커패시터로 대체하였다. 또한,. 본 논문에서, 보상단의 외부 커패시터는 집적회로의 면적을 줄이기 위하여 곱셈기 기반 CMOS 등가회로로 대체하였다. 또한 제안하는 회로는 칩을 보호하기 위하여 출력 과전압, 입력부족 차단 보호회로 및 과열 차단 보호회로를 내장하였다. 제안하는 회로는 $0.18{\mu}m$ CMOS 공정을 사용하여, 케이던스의 스펙트라 회로설계 프로그램을 이용하여 설계 및 검증을 하였다. SPICE 모의 실험 결과, 설계된 이중모드 DC-DC 벅 변환기는 94.8 %의 피크효율, 3.29 mV의 리플전압, 2.7 ~ 3.3 V의 전압 조건에서 1.8 V의 출력전압을 보였다.

• 전자공학회논문지 IE
• /
• 제49권2호
• /
• pp.52-57
• /
• 2012

사회발전과 더불어 가전기기의 발전은 누전으로 인한 감전, 화재 등 여러 가지 누전전류의 위험성에 노출되어 있다. 가정 내 배전함에 누전차단기가 설치되어 있지만, 기존의 누전차단기는 배전함에 설치되어 누전시 전원을 차단해주는 기능만을 갖는다. 또한 집안 벽마다 설치된 콘센트에 연결된 가전기기들을 개별적으로 점검하는 일은 쉬운 일이 아니다. 따라서 본 논문에서는 누전차단기회로의 성능 및 회로를 분석하고, ZigBee기반의 센서를 이용하여 가정 내 가전기기들의 누전상태를 모니터링 할 수 있는 방법에 대해 제시하였다. 성능분석 결과, 제안된 ELB 누전전류 제어시스템은 가전기기에 내장된 누전차단기 회로를 응용했기 때문에 각각의 가전기기들의 누전상태를 확인할 수 있어 기존 시스템 보다 누전을 쉽고 편리하게 모니터링 할 수 있을 것이라 기대한다.

• 전기학회논문지
• /
• 제63권4호
• /
• pp.490-494
• /
• 2014

In this paper, a design of high-speed power-off circuit and analysis. The incidence of high-dose transient radiation into the silicon-based semiconductor element induces the photocurrent due to the creation of electron-hole pairs, which causes the upset phenomenon of active elements or triggers the parasitic thyristor in the element, resulting in latch-up. High speed power-off circuit was designed to prevent burn-out of electronic device caused by Latch-up. The proposed high speed power-off circuit was configured with the darlington transistor and photocoupler so that the power was interrupted and recovered without the need for an additional circuit, in order to improve the existing problem of SCR off when using the thyristor. The discharge speed of the high speed power interruption circuit was measured to be 19 ${\mu}s$ with 10 ${\mu}F$ and 500 ${\Omega}$ load, which was 98% shorter than before (12.8 ms).

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2005년도 하계학술대회 논문집 Vol.6
• /
• pp.178-179
• /
• 2005

ESD(Electrostatic Discharge) 보호에 응용되는 소자는 ESD가 발생했을 때, 빠르게 턴-온되어 외부로부터 EOS(Electric OverStress)를 차단함으로서 집적회로 내부의 코어를 보호해 주어야 한다. 이러한 기능에 충실한 LVTSCR(Low-Voltage Silicon Controlled Rectifier)은 트리거링 전압을 기존의 SCR보다 낮추어 ESD에 대해 민감한 반응을 할 수 있도록 개선한 소자이다. 그러나 트리거링 전압을 낮추면서 래치업 전압 또한 낮아지는 특성이 trade-off 관계로 맞물려 있어, LVTSCR의 단점인 낮은 래치업 전압을 효과적으로 다루는 것이 큰 이슈가 되고 있다. 본 논문에서는 LVTSCR의 ESD 보호에 대한 응용시 발생 가능한 래치업을 차폐하는 회로적 방법을 제시하였다. 제시된 새로운 구조의 차폐회로는 LVTSCR에서 래치업이 발생했을 때, 천이 전류를 감지하여 래치업이 발생되는 소자에 대한 전원을 스스로 차폐시켜 래치업에 대한 안정성을 시뮬레이션으로 검증하였다.

• 전자공학회논문지
• /
• 제51권8호
• /
• pp.38-48
• /
• 2014

본 논문은 Piezo Resistive Type(PRT) 압력 센서용 신호 처리 아날로그 전단부 IC 설계를 주제로 한다. 센서의 출력 전압을 개선을 하기 위해 센서의 전류를 보상하는 Gauge Factor Calibration 회로, 같은 센서와의 오차가 있더라도 적용이 가능하도록 설계한 Programmable Gain Amplifier (PGA), 클록 생성기에서 발생하는 EMI를 감소시키기 위한 확산 스펙트럼 클록 생성기, 압력 센서의 분해능을 향상시키기 위한 10Bit ADC와 14Bit DAC 그리고 기존 아날로그 방식으로 처리하던 방식과는 달리 디지털 신호처리 방식을 이용한 Calibration Microcontroller (CMC)를 설계하였다. $0.35{\mu}m$ CMOS Process를 이용하여 설계 하였으며, 설계된 IC의 공급 전압은 5V와 3.3V의 전원 분리를 통하여 아날로그 회로는 5V를 사용하고 디지털 회로는 LDO로부터 3.3V를 공급 받도록 구성하였다. Gauge Factor Calibration 회로는 3.75uA부터 120uA까지 보상이 가능하며 PGA는 30dB부터 45dB까지 제어가 가능하고 확산 스펙트럼 클록 생성기는 2.13dB에서 -5.94dB로의 EMI를 감소시킬 수 있다. 공급전압에 대한 ASIC 보호 회로는 800mV부터 6.4V를 제외한 나머지 전압은 차단이 가능하고 14Bit DAC는 0.305mV의 해상도를 가지고 있다. 총 전류 5.32mA를 소모하고 있으며, Die 크기는 $1.94mm{\times}1.94mm$의 면적을 갖는다.

• 전자공학회논문지C
• /
• 제35C권6호
• /
• pp.39-47
• /
• 1998

본 논문에서는 오버샘플링 A/D변환기의 핵심 회로인 Σ-△변환기를 0.6㎛ CMOS공정을 이용하여 설계하였다. 설계과정은 우선 모델을 개발하여 S-영역에서 적절한 전달함수를 구한 후, 이를 시간 영역의 함수로 변환하여 연산 증폭기의 DC 전압이득, 슬루율과 같은 비 이상적인 요소들을 인가하여 검증하였다. 제안된 시그마-델타 변환기(Sigma-delta modulator, Σ-△변환기)는 음성 신호 대역에 대하여 64배 오버샘플링하며, 다이나믹 영역은 110 dB이상, 최대 S/N비는 102.6 dB로 설계하였다. 기존의 4차 Σ-△ 변환기는 잡음에 대한 전송영점의 위치를 3,4차 적분기단에 인가하는데 반하여 제안된 방식은 잡음에 대한 전송영점을 1,2차 적분기단에 인가함으로써 전체적인 커패시터의 크기가 감소하여 회로의 실질적인 면적이 감소하며, 성능이 개선되고, 소모 전력이 감소하였다. 또한 단위시간에 대한 출력값의 변화량이 3차 적분기의 경우에 비하여 작으므로 동작이 안정적이고, 1차 적분기의 적분 커패시터의 크기가 크므로 구현이 용이하며, 잡음에 대한 억제효과를 이용하여 3차 적분기단의 크기를 감소시켰다. 본 논문에서는 모델 상에서 전체적인 전달함수를 얻고, 신호의 차단주파수를 결정하며, 각 적분기의 출력신호를 최대화하여 적분기 출력신호의 크기를 증가시키고, 최대의 성능을 가지는 잡음에 대한 전송영점을 결정하는 기법을 제안한다. 설계된 회로의 실질적인 면적은 5.25 ㎟이고, 소모전력은 5 V 단일전원에 대하여 10 mW이다.

• Journal of Advanced Marine Engineering and Technology
• /
• 제39권3호
• /
• pp.292-297
• /
• 2015

본 논문에서는 통신 장애 영역 또는 통신 불량 지점을 우회하기 위하여 선박 네트워크를 위한 바이패스 장치를 개발하였다. 바이패스 장치는 전원 차단, 보호회로 및 결합 변압기 회로의 세 부분으로 구성되어있다. 결합 변압기는 바이 패스 장치의 성능에 지배적인 영향을 미치기 때문에 본 연구에서는 최적의 자심 재료와 크기를 결정하는데 많은 노력을 기울였다. 개발된 장치는 삽입 손실, 온도 특성 및 진동 성능 시험을 통과하였으며, 삽입 손실은 90kHz ~ 30 MHz 범위에서 -2 dB 부근이고 평균 데이터 속도는 실험실 환경에서 59.2 Mbps 이었다. 또한 한국해양대학교의 실습선을 이용한 현장 적용시험을 수행하였다. 실험결과 전력선 모뎀기반 이기종 링크간 선박 네트워크 구성은 바이패스 장치를 사용함으로서 가능하다는 것을 보여주었고, 이를 이용한 ~ Mbps 급 고속 통신이 서비스될 수 있음을 보였다.

• 대한전자공학회논문지SD
• /
• 제43권4호
• /
• pp.16-22
• /
• 2006

본 논문에서는 CMOS 공정을 사용하여 기가비트 이더넷 응용을 위한 전치증폭기 회로를 구현하였다 대역폭 확장 및 노이즈 성능개선을 위해, regulated cascade 설계기법을 사용하였고 이로써, 광다이오드 및 TIA 입력단의 큰 기생 캐패시턴스를 대역폭 결정으로부터 효과적으로 차단하였다. 0.6um CMOS공정을 사용하여 구현한 1.25Gb/s 전치증폭기의 칩 측정 결과 58dBohm의 트랜스 임피던스 이득, 0.5pF 기생 광다이오드 캐패시턴스에 대해 950MHz의 대역폭과 6.3pA/sqrt(Hz)의 평균 노이즈 전류 스펙트럼 밀도, 5V 단일 전원전압으로부터 85mW의 전력소모를 보였다. 또한, 0.18um CMOS 공정을 사용하여 설계한 10Gb/s 전치증폭기는 RGC 기법과 인덕티브 피킹기술을 동시에 사용함으로써, 59.4dBohm의 트랜스 임피던스 이득, 0.25pF 기생 캐패시턴스에 대해 8GHz의 대역폭, 20pA/sqrt(Hz)의 노이즈 전류 스펙트럼 밀도, 1.8V 단일전압에 대해 14mW의 전력소모를 보였다.

• 한국정보과학회논문지:시스템및이론
• /
• 제28권11호
• /
• pp.561-572
• /
• 2001

CMOS 회로의 전력 소모는 공급 전압의 제곱에 비례하기 때문에 공급 전압을 낮추는 것이 전력 소모를 줄이는 데 매우 효과적이다. 본 논문에서는 저전력 경성 실시간 응용프로그램을 위한 태스크내 전압 스케줄링 알고리즘을 제안한다. 정적 시간 분석 기법을 바탕으로 제안된 이 알고리즘은 각각의 태스크 내부에서 프로세서의 공급 전압을 조정한다. 제안된 알고리즘에 의해 전압 스케줄링된 프로그램은 모든 유휴 시간을 완전히 이용함으로써 항상 프로그램의 수행을 마감 시간에 근접하여 끝나도록 하여 많은 전력 감소 효과를 얻을 수 있다. 제안된 알고리즘의 효과를 검증하기 위해 일반적인 프로그램을 동적 전압을 사용하는 같은 기능의 프로그램으로 자동으로 변환하는 소프트웨어 도구도 개발되었다. 실험 결과, 자동화 소프트웨어 도구에 의해 변환된 MPEG-4 부호기와 복호기의 저전력 버전이 전원 차단 기능을 가진 고정 전압 시스템에서 실행된 원래 프로그램에 비하여 전력 소모가 7~25%에 불과함을 알 수 있었다.