• 제목/요약/키워드: 전압 이득

검색결과 546건 처리시간 0.038초

DSRC수신기를 위한 능동발룬 내장형 5.8GHz SiGe 하향믹서 설계 및 제작 (A 5.8GHz SiGe Down-Conversion Mixer with On-Chip Active Batons for DSRC Receiver)

  • 이상흥;이자열;이승윤;박찬우;강진영
    • 한국통신학회논문지
    • /
    • 제29권4A호
    • /
    • pp.415-422
    • /
    • 2004
  • 근거리무선통신(Dedicated Short Range Communication, DSRC)은 근거러 영역의 노변장치(Road Side Equipment, RSE)와 차량탑재장치(On-Board Equipment, OBE)와의 고속통신을 수행하는 통신시스템이며, 대부분의 지능형교통시스템 서비스는 근거리무선통신에 의해 제공될 것으로 보인다. 본 논문에서는 근거리무선통신 수신기용 하향믹서를 설계 및 제작하였다. 설계된 하향믹서는 믹서코어 회로와 더불어 RF/LO 입력 정합 회로, RF/LO 입력 발룬 회로와 IF 출력 발룬 회로가 온칩으로 구현되었다. 제작된 하향믹서는 1.9 mm${\times}$1.3 mm의 크기를 가지며, 7.5 ㏈의 전력변환이득과 -2.5 ㏈m의 lIP3, 46 ㏈의 LO to RF isolation, 56 ㏈의 LO to IF isolation, 3.0 V의 공급전압 하에서 21 mA의 전류소모로 측정되었다.

DSRC 송신기를 위한 능동발룬 내장형 5.8 GHz SiGe 상향믹서 설계 및 제작 (A 5.8 GHz SiGe Up-Conversion Mixer with On-Chip Active Baluns for DSRC Transmitter)

  • 이상흥;이자열;김상훈;배현철;강진영;김보우
    • 한국통신학회논문지
    • /
    • 제30권4A호
    • /
    • pp.350-357
    • /
    • 2005
  • 근거리무선통신 (Dedicated Short Range Communication, DSRC)은 지능형교통시스템 서비스 제공을 위한 통신 수단으로, 수 미터에서 수백 미터인 근거리 영역의 노변장치(Road Side Equipment, RSE)와 차량탑재장치(On-Board Equipment, OBE)와의 양방향 고속통신을 수행하는 통신시스템이다. 본 논문에서는 SiGe HBT 공정을 이용하여 근거리무선통신 송신기용 5.8 GHz 상향믹서를 설계 및 제작하였다. 설계된 상향믹서는 믹서코어 회로와 더불어 IF/LO/RF 입출력 정합 회로, IF/LO 입력 발룬 회로와 RF 출력 발룬 회로가 단일칩으로 구현되었다. 제작된 상향믹서는 $2.7 mm\times1.6mm$의 크기를 가지며, 3.5 dB의 전력변환이득과 -12.5 dBm의 OIP3, 42 dB의 LO to E isolation, 38 dB의 LO to RF isolation, 3.0 V의 공급전압 하에서 29 mA의 전류소모로 측정되었다.

UHF RFID 시스템을 위한 Polarization selective 안테나 연구 (UA Study on the Polarization Selective Antenna for UHF RFID System)

  • 이사원;송우영
    • 한국컴퓨터정보학회논문지
    • /
    • 제15권7호
    • /
    • pp.67-74
    • /
    • 2010
  • 본 논문은 UHF RFID 시스템을 위해 편파를 선택할 수 있는 리더 안테나를 설계 및 구현하였다. 제안된 리더 안테나는 두 개의 급전부를 가지는 마이크로 스트립 패치 안테나와 두 개의 SPDT 스위치와 하나의 SP4T 스위치와 3dB hybrid coupler로 구성되어 있다. 각각의 스위치 전압을 조절하여 수직 방향의 선형 편파와 수평 방향의 선형 편파, 좌수 원형 편파와 우수 원형 편파를 선택할 수 있다. 제안된 안테나는 902MHz~928MHz 대역에서 VSWR 2:1 기준으로 UHF RFID 주파수 대역인 902MHz~928MHz를 만족한다. 안테나의 최고이득은 X-Y Plane을 기준으로 선형 편파가 선택되어질 때 7.71dBi, 7.55dBi 로 측정되었고 원형 편파가 선택되어질 때 7.31dBic, 7.81dBic 로 측정되었다. 또한 원형 편파(LHCP, RHCP)가 선택 되어질 때 축비는 각각 2.01~2.83dB, 2.02~2.60dB로 측정되었고 이는 3dB 이하의 축비를 만족한다.

완전차동용량형 압력센서를 위한 적분형 C-V 변환기 (Integral C-V Converter for a Fully Differential Capacitive Pressure Sensor)

  • 이대성;김규철;박효덕
    • 대한전자공학회논문지SD
    • /
    • 제39권9호
    • /
    • pp.62-71
    • /
    • 2002
  • 본 논문에서는 용량형 압력센서의 비선형성 문제를 해결하기 위한 적분형 C-V 변환기를 제안하였다. 이 변환기는 스위치 커패시터 적분기와 스위치 커패시터 차동증폭기로 구성되어 있으며 인가된 압력에 반비례하는 센서용량을 전압으로 변환하여 선형적으로 출력한다. 제안된 적분형 C-V 변환기는 PSPICE 시뮬레이션에서 초기 전극간격의 90%에 해당하는 큰 변위에 대해서 0.01%/FS 이하의 매우 낮은 비선형도와 오프셋 용량 및 기생용량에 둔감한 우수한 특성을 보였다. 또한 센서신호처리의 필수기능인 오프셋 보정 및 이득조정이 적분형 C-V 변환기에서 용이하게 구현됨을 보였다.

65 nm CMOS 기술을 적용한 20 GHz 이하의 1 단 저잡음 증폭기 설계 (Design Optimization of a One-Stage Low Noise Amplifier below 20 GHz in 65 nm CMOS Technology)

  • 센예호;이재홍;신형철
    • 대한전자공학회논문지SD
    • /
    • 제46권6호
    • /
    • pp.48-51
    • /
    • 2009
  • 20 GHz 이하의 주파수 범위에서 저잡음 증폭기의 성능지수를 최대화하기 위해 65 nm RF CMOS 기술을 이용하여 제작된 입력 트랜지스터의 바이어스 전압과 폭을 최적화하였다. 만일 13 GHz 보다 동작 주파수가 높을 경우, 보다 높은 이득을 확보하기 위해 2단 증폭기의 적용이 필요하였다. 또한 5 GHz 보다 낮을 경우, 제한된 범위 내에서의 전력소모를 제어하기 위해, 입력 트랜지스터의 게이트와 소스사이의 추가적인 커패시터를 삽입하였다. 본 논문은 20 GHz 이하에서 동작하는 1단 LNA의 전반적인 성능을 검토하였고, 본 접근법은 다른 CMOS LNA 설계 기술에 적용가능하다.

응답 시간을 향상 시킨 외부 커패시터가 없는 Low-Dropout 레귤레이터 회로 (A Capacitorless Low-Dropout Regulator With Enhanced Response Time)

  • 여재진;노정진
    • 전기전자학회논문지
    • /
    • 제19권4호
    • /
    • pp.506-513
    • /
    • 2015
  • 본 논문에서는 외부 커패시터가 없는 low-dropout (LDO) 레귤레이터를 설계하였으며, 대기 전류는 $4.5{\mu}A$ 이다. 제안하는 LDO 레귤레이터는 정밀한 로드 레귤레이션과 빠른 응답 속도를 만족하기 위해 두 개의 증폭기를 사용 하였고, 높은 이득을 갖는 증폭기와 빠른 속도 및 높은 슬루율을 가지는 증폭기로 구성 되어 있다. 이와 함께 패스 트랜지스터의 게이트에 존재하는 큰 기생 커패시터에 전류를 빠르게 충 방전시키기 위해, 전류 부스팅 회로를 추가하였다. 이를 통해 부하 전류 변화 시 응답 시간을 향상 시키게 된다. 설계된 회로는 $0.11-{\mu}m$ CMOS 공정으로 제작되었다. 최대 200mA 의 부하 전류를 구동할 수 있으며, 출력 전압 변동은 260mV, 회복 시간은 $0.8{\mu}s$ 을 측정하였다.

성능이 향상된 Stack Monitoring System의 설계 (Design of Stack Monitoring System with Improved Performance)

  • 장경욱;이주현;이승원;이승호
    • 전기전자학회논문지
    • /
    • 제20권3호
    • /
    • pp.299-302
    • /
    • 2016
  • 본 논문에서는 성능이 향상된 Stack Monitoring System을 설계한다. Stack Monitoring System의 증폭기(AMP)에 들어오는 펄스성 잡음을 차단하기 위하여, 차폐 및 전원부 임피던스를 낮추고 전원회로를 분리하여 노이즈를 차단한다. 신틸레이션 검출기 특성을 최대한 장치에 매칭하기 위한 가변 고전압, 이득(Gain), 상쇄(Offset), 한계(Threshold) 등을 설정 할 수 있는 제어부를 설계한다. 또한 300 ~ 1,500V의 가변 고전압 전원회로를 구성하여 다양한 신틸레이션 검출기에 적용가능 한 가변 전압 공급 장치를 설계한다. 성능이 향상된 Stack Monitoring System은 다종의 신틸레이션 검출기가 각각의 특성을 고려하여 동작하게 함으로서 효율적이고 높은 신뢰성을 보장한다. 개발된 Stack Monitoring System의 측정 불확도에 대하여 공인 시험기관의 장비를 사용하여 실험한 결과 우수한 성능을 나타내었다.

저항률이 다른 내부 물체의 검출을 위한 32-채널 생체 임피던스 측정 시스템 (32-Channel Bioimpedance Measurement System for the Detection of Anomalies with Different Resistivity Values)

  • 조영구;우응제
    • 대한의용생체공학회:의공학회지
    • /
    • 제22권6호
    • /
    • pp.503-510
    • /
    • 2001
  • 인체의 각 조직은 서로 다른 저항률(resistivity)을 가지고 있고. 심장의 박동이나 호흡과 같은 생리현상은 해당 생체조직의 임피던스를 변화시킨다. 본 논문에서는 인체 내부에 존재하는 비정상 조직의 크기와 위치를 검출하기 위한 32-채널 생체 임피던스 측정 시스템에 대하여 기술한다. 이러한 기술은 유방암 조직의 경우와 같이 배경 조직과는 저항률이 다른 비정상 조직을 검출하는 경우에 응용할 수 있을 것으로 기대한다. 32-채널 생체 임피던스 측정 시스템을 위하여 32개의 복합형 전극과 32 채널의 정전류원을 사용하였다. 임피던스의 측정을 위해 50kHz의 정현파 전류를 주입하고. 유기되는 전압을 가변 이득 협대역 계측용 증폭기로 측정하고, 그 크기를 위상감응복조기로 검출하였다. 검출된 임피던스 신호는 A/D 변환하여 PC에 입력하였다. 전해질 팬텀을 이용한 실험에서 전체 시스템의 정확도는 2.42%이며, 직경 270mm인 팬텀 내부에 존재하는 직경 8mm 이상인 물체의 크기와 위치를 검출할 수 있었다. 본 연구의 결과를 기초로 다채널 생체 임피던스 측정 시스템의 정확도를 개선하여. 직경 lmm 이내의 물체를 검출하는 것이 향후의 연구 목표이다 이러한 정확도를 가지는 생체 임피던스 계측 시스템을 개발하면. 인체 내부의 임피던스 분포를 측정하는 EIT(electrical impedance tomography) 시스템과, 최근에 연구되고 있는 자기공명 임피던스 단층촬영(MREIT, magnetic resonance electrical impedance tomography)에도 응용이 가능할 것이다.

  • PDF

셀프-캐스코드 구조를 적용한 LDO 레귤레이터 설계 (Design of Low Dropout Regulator using self-cascode structure)

  • 최성열;김영석
    • 한국정보통신학회논문지
    • /
    • 제22권7호
    • /
    • pp.993-1000
    • /
    • 2018
  • 본 논문에서는 셀프-캐스코드 구조를 이용한 LDO 레귤레이터를 제안하였다. 셀프-캐스코드 구조의 소스 측 MOSFET의 채널 길이를 조절하고, 드레인 측 MOSFET의 바디에 순방향 전압을 인가함으로써 최적화하였다. 오차 증폭기 입력 차동단의 셀프-캐스코드 구조는 높은 트랜스컨덕턴스를 가지도록, 출력단은 높은 출력 저항을 가지도록 최적화하였다. 제안 된 LDO 레귤레이터는 $0.18{\mu}m$ CMOS 공정을 사용하였고, SPECTERE를 이용하여 시뮬레이션 되었다. 제안 된 셀프-캐스코드 구조를 이용한 LDO 레귤레이터의 로드 레귤레이션은 0.03V/A로 기존 LDO의 0.29V/A보다 급격하게 개선되었다. 라인 레귤레이션은 2.23mV/V로 기존 회로보다 약 3배 향상되었다. 안정화 속도는 625ns로 기존 회로보다 346ns 개선되었다.

2.4 GHz ZigBee 응용을 위한 저전력 CMOS LNA 설계 (Design of Low Power CMOS LNA for 2.4 GHz ZigBee Applications)

  • 조인신;염기수
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2006년도 춘계종합학술대회
    • /
    • pp.259-262
    • /
    • 2006
  • 본 논문에서는 2.4 GHz ZigBee 응용을 위한 저전력 CMOS LNA(Low Noise Amplifier)를 설계하였다. 제안된 회로의 설계에서 TSMC $0.18{\mu}m$ CMOS 공정을 사용하였고 current-reused stage를 이용한 2단 cascade 구조를 채택하였다. 본 논문에서는 LNA 설계 과정을 소개하고 ADS(Advanced Design System)를 이용한 모의실험 결과를 제시하여 검증하였다. 모의실험 결과, 1.0V의 전압이 인가될 때 1.38mW의 매우 낮은 전력 소모를 확인하였다. 또한 13.83dB의 최대 이득, -20.37dB의 입력 반사 손실, -22.48dB의 출력 반사 손실 그리고 1.13dB의 잡음 지수를 보였다.

  • PDF