• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2004.05b
• /
• pp.635-641
• /
• 2004

This paper presents a new low-cost RF Built-In Self-Test (BIST) circuit for measuring transducer voltage gain, noise figure and input impedance of 5.25GHa low noise amplifier (LNA). The BIST circuit is designed using 0.18${\mu}{\textrm}{m}$ SiGe technology. The test technique utilizes input impedance matching and output transient voltage measurements. The technique is simple and inexpensive. Total chip size has additional area of about 18% for BIST circuit.

• Proceedings of the Korea Electromagnetic Engineering Society Conference
• /
• 2000.11a
• /
• pp.146-149
• /
• 2000

SiGe HUT뜰 이용하여 Cellular 주파수 대역(824-849 MHz)에서 MMIC 상향 주파수 혼합기와 가변이득 증폭기를 설계하였다. 동작 전압은 2.7 V 이며, 이중평형 구조의 상향 주파수 혼합기는 12 dB의 변환이득, -0.6 dBm의 1dB 이득압축 출력전력, 30 dB 이상의 LO-RF 단자 격리도 특성, 1.25의 LO-VSWR. 1.34의 RF-VSWR을 가지며, 상호컨덕턴스형 가변이득 증폭기는 35 dB의 최대 선형이득, 13 dBm의 1dB 이득압축 출력전력, 42dB의 가변이득, 23dB의 3차 상호변조 교점 출력전력(OIP$_3$), 1.27의 입력 VSWR, 1.1의 출력 VSWR 특성을 보인다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.20 no.7
• /
• pp.1303-1310
• /
• 2016

In this paper, electrocardiogram (ECG) analog front end with supply voltage of 0.5V has been designed and verified by measurements of fabricated chip. ECG is composed of instrument amplifier, 6th order gm-C low pass filter and variable gain amplifier. The instrument amplifier is designed to have gain of 34.8dB and the 6th order gm-C low pass filter is designed to obtain the cutoff frequency of 400Hz. The operational transconductance amplifier of the low pass filter utilizes body-driven differential input stage for low voltage operation. The variable gain amplifier is designed to have gain of 6.1~26.4dB. The electrocardiogram analog front end are fabricated in TSMC $0.18{\mu}m$ CMOS process with chip size of $858{\mu}m{\times}580{\mu}m$. Measurements of the fabricated chip is done not to saturate the gain of ECG by changing the external resistor and measured gain of 28.7dB and cutoff frequency of 0.5 - 630Hz are obtained using the supply voltage of 0.5V.

• Proceedings of the KIPE Conference
• /
• 2015.07a
• /
• pp.183-184
• /
• 2015

본 논문에서는 차지펌프를 적용한 부스트 플라이백 컨버터를 사용하여 연속 모드로 동작하는 전하 균등화 방법을 제안한다. 이 컨버터는 전압균형 상태일 때 부스트만 동작하므로 높은 효율을 가지며 전압불균형 상태일 때 플라이백이 동작하여 전압을 균등화시키는 특징을 지닌다. 이 때 차지 펌프를 적용한 플라이백을 사용하기 때문에 도통율에 따른 전압의 이득이 부스트와 동일하므로, 부스트 입출력 전압 변화에 자동으로 대응하며 가격과 효율 측면에서 우수하다. 제안된 회로의 동작 원리를 설명하고 400W급 하드웨어로 설계를 하여 검증하였다.

• Proceedings of the KIPE Conference
• /
• 2011.07a
• /
• pp.388-389
• /
• 2011

본 논문에서는 서버용 전원 장치의 DC-DC단에 사용되는 디지털 전압 모드 제어기를 설계한다. 서버용 전원 장치는 2차 측에 고전류가 흐르는 사양으로 인하여 부하 전류에 따라 출력 인덕턴스 변화를 가지게 되며, hold-up time 규제를 만족하기 위하여 입력 전압의 변동 범위를 가진다. 이와 같은 조건은 제어기를 설계하는데 제약을 작용하게 되어 고정 이득을 가지는 방식에서는 최적화된 부하 변동 특성을 얻기 힘들다. 이와 같은 문제점을 해결하기 위하여 제어기의 이득 조정 기법을 제안하고 실험을 통하여 검증한다.

• Proceedings of the KIEE Conference
• /
• 2008.10c
• /
• pp.231-233
• /
• 2008

본 논문에서는 연계점전압의 변화율과 가속이득을 이용한 향상된 수동적 인지법을 제안하였다. 기존의 수동적 인지법과 비교하여 불검출영역의 감소를 확인하였고 적정한 가속이득 값을 설정하기 위하여 단독운전 검출 소요시간과 시스템 민감도를 분석하였으며 컴퓨터 시뮬레이션을 통해 제안한 알고리즘의 타당성을 검증하였다.

• Proceedings of the KIPE Conference
• /
• 2008.10a
• /
• pp.202-205
• /
• 2008

본 논문은 이중여자 발전기를 사용하는 풍력발전기에서 안정적인 계통투입을 위한 계통연계 전 후 발전기의 인덕턴스 변화에 따른 전류제어기 이득 값 선정에 대하여 연구하였다. DFIG(Doubly Fed Induction Generator)방식을 이용하는 풍력발전기는 회전자 전류제어를 함으로써 고정자의 전압을 제어하고, 제어된 고정자 전압은 계통과 연결된다. 특히 회전자 전류제어기 성능은 LVRT(Low Voltage Ride Through)등 예상하지 않은 외란에 대하여 빠른 응답성을 필요로 한다. 그러나 발전기가 계통과 연계되는 순간 발전기의 내부 파라미터 값의 변동이 발생하며, 이는 계통 투입 전 발전기 파라미터에 근거한 RSC(Rotor Side Converter)측 전류제어기 이득 값에 영향을 미쳐, 전류제어가 불안정하게 하는 원인이 되거나, 전류제어 응답성을 낮추게 하는 요인이 된다. 따라서, 본 연구에서는 계통투입 전 후의 RSC측 전류제어기의 이득 값을 달리하여 안정적인 계통 투입이 가능하도록 하는 알고리즘을 시뮬레이션과 실험으로 증명하였다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2014.10a
• /
• pp.753-754
• /
• 2014

본 논문에서는 차량 충돌 예방 장거리 레이더용 고 이득 및 저 잡음 77GHz CMOS 저 잡음 증폭기를 제안한다. 이러한 회로는 2볼트 전원전압 및 77GHz의 주파수에서 동작한다. 이러한 회로는 TSMC $0.13{\mu}m$ 혼성신호/고주파 CMOS 공정($f_T/f_{MAX}=120/140GHz$)으로 설계되어 있다. 전체 칩 면적을 줄이기 위해 실제 수동형 인덕터 대신 전송선을 이용하였다. 제안한 회로는 최근 발표된 연구결과에 비해 34.33dB의 가장 높은 전압이득과 5.6dB의 가장 낮은 잡음지수 특성을 보였다.

• Journal of the Institute of Electronics and Information Engineers
• /
• v.51 no.7
• /
• pp.82-88
• /
• 2014

An available capacitance increasing phase-locked loop(PLL) with two voltage controlled oscillator gains has been proposed. In this paper, the available capacitance of loop filter is increased by using two positive/negative gains of voltage controlled oscillator (VCO). It results in 1/10 reduction in the size of loop filter capacitor. It has been designed with a 1.8V $0.18{\mu}m$ CMOS process. The simulation results show that the proposed PLL has the same phase noise characteristic and a locking time of conventional PLL.

• Journal of the Korean Institute of Telematics and Electronics
• /
• v.11 no.3
• /
• pp.1-14
• /
• 1974

The gain stability of the nuclear pulse linear amplifiers with feedback for such a fast pulse input as the step voltage or the nuclear radiation detector pulse is analysed in detail. The expression is derived which describes the waveform at the anode circuit of the photomultiplier tube which is a part of the nuclear radiation detector. It is analysed and compared when the feedback amplifier has one and two time-constants. When these fast input pulse voltages are applied to the feedback amplifier, the effects of feedback in linearity and stability of the output voltage appear only after two or three rise-times of the amplifier, And it is proved that in order to reduce this limitation, the rise time of the feedback amplifier shou1d be less than the input pulse width. It is also shown that the above theory can be applied directly to the voltage-shunt feedback amplifier stages designed as the basic amplifier of the linear amplifier, and that the gain stability is more improved for the smaller input impedance of this amplifier stage.