• 조명전기설비학회논문지
• /
• 제21권3호
• /
• pp.50-55
• /
• 2007

전기로를 포함하는 비선형 부하를 가진 규모가 큰 제철소는 특고압 수용가이다. 이득 비선형 부하는 고조파 전류를 발생시키고, 전력계통의 전압을 왜곡시킨다. 고조파 측정결과로 고조파는 시간에 따라 변하는 특성을 가지고 있었다. 시간에 따라 변하는 고조파를 해결하기 위해 쓰이는 가장 보편적인 방법은 누적확률을 사용하는 것이다. 본 논문에서는 전기로 부하의 시간에 따라 변하는 고조파를 국제 고조파 기준인 IEC 61000-3-6, IEEE 519와 JIS C 61000-3-2에 의해 평가하고자 한다.

• 한국음향학회지
• /
• 제16권3호
• /
• pp.106-113
• /
• 1997

본 논문에서는 저전압 아날로그-디지털 혼성모드 신호처리를 위한 3V CMOS 연속시간 완전균형 적분기가 설계되었다. 설계된 완전균형 적분기의 기본구조는 NMOS와 PMOS 트랜지스터를 이용한 상보형 회로이며, 이러한 상보형 회로는 적분기의 트랜스컨덕턴스를 증가시킬수 있는 장점이 있다. 그리고 트랜스컨덕턴스의 증가는 적분기의 단위이득 주파수, 폴 그리고 영점을 증가시킨다. 소신호해석과 SPICE 시뮬레이션을 통해 기존의 적분기들과 비교하여 이러한 개선점들을 증명하였다. 0.8 3V CMOS CMOS 공정 파라미터를 이용하여 완전균형 상보형 적분기의 응용회로로서 3차 능동 지역통과 필터를 설계하였다.

• 대한의용생체공학회:의공학회지
• /
• 제7권1호
• /
• pp.59-66
• /
• 1986

개발된 초음파 섹터 B-스캐너 시제품에서 프론트 엔드 하드웨어는 초음파펄스의 송신 및 수신을 담당하는 부분으로서 변환자에 펄스를 인가하는 펄스발생기, 진폭이 미약한 애널로그 신호를 처리하는 수신회로 및 기계식 섹터 탐촉자를 구동하는 조향제어회로의 3부분으로 크게 나눌 수 있다. 본 논문에서는 위 3부분의 기능 및 설계에 관하여 기술한다. 완성된 프론트 엔드 하드웨어의 특징 가운데 중요한 몇가지만 살펴보면, 링다운 시간을 감소시키는 펄스발생기를 사용하여 축방향의 해상도를 증가시켰고 시가변이득 증폭기에 필요한 제어전압을 여러 형태로 만들 수 있으며 탐촉자내에 있는 감지기의 출력파형을 기준으로 본 초음파 진단장치의 모든 시스템에 공급될 레이트 펄스를 만들어 주는 것이라고 말할 수 있다.

• 한국항해항만학회:학술대회논문집
• /
• 한국항해항만학회 2004년도 춘계학술대회 논문집
• /
• pp.299-303
• /
• 2004

본 논문은 주파수 변조 연속파 레이더를 사용하여 화물 선박의 탱크의 내용물의 깊이를 측정하는 레벨 센서의 개발에 관한 것이다. 사용 주파수는 10~11 GHz를 이용하였으며, 테스트용 물체는 RCS가 0.8 $m^2$인 도체판을 사용하였다. 실험은 연구실 내부와 운동장에서 하였으며, 스윕 주기가 100 ms, 안테나 이득이 약 20 dBi인 사각형 혼 안테나를 사용하여 약 5 dBm의 신호를 안테나에 인가하여, 40 m 까지 물체를 움직이며 비트주파수를 측정하여 이론치와 비교하였다. 실험치와 이론치가 잘 일치하였으나 전압제어 발진기의 비선형으로 인해 분해능이 약 10 cm 정도로 측정되었다.

• 정보과학회 컴퓨팅의 실제 논문지
• /
• 제20권9호
• /
• pp.483-491
• /
• 2014

현대의 컴퓨터 시스템에서는 동적 전압/주파수 조정(DVFS: Dynamic Voltage/Frequency Scaling) 기법을 이용하여 성능과 전력 소모의 균형을 이루도록 한다. DVFS 정책의 유용성은 높아진 주파수에 따른 소모 전력에 대한 성능 향상 정도에 달려있다. 특히 메모리 I/O가 많은 응용의 경우 CPU 주파수 상승에 비례하여 성능이 향상되지 않는 경우가 많다. 본 논문에서는 메모리 접근 빈도에 기반하여 CPU 주파수 조정의 상한을 결정하도록 하였다. 명령어 당 메모리 접근(최종 수준 캐시 미스) 빈도에 따라 CPU 주파수 상향으로 인한 성능 향상이 제한되는 것을 실험으로 확인하고, 성능 향상의 이득이 작아지는 CPU 주파수를 제시하도록 한다. 본 논문의 기법을 적용한 실험 결과는 메모리 접근 빈도가 높은 응용에 대하여 30% 이상의 에너지 효율 상승이 있음을 보인다.

• 한국정보통신학회논문지
• /
• 제4권2호
• /
• pp.417-426
• /
• 2000

본 논문에서는 송신기의 전력효율을 고려하여 C급 전력증폭기를 사용함에 있어서 기존의 대역제한된 BPSK 변조의 경우 증폭기의 비선형성으로 인해 출력 스펙트럼의 측대파가 증폭기를 통과하기 전보다 증가되는 현상이 발생하는데 이를 줄여주기 위해 일정 진폭특성을 갖는 CE-CPSK변조 직접대역확산 송수신기를 제안하였다. 직접대역확산 수신기의 동기 추적루프의 성능을 분석하기 위해 두경로 레일리 페이딩 채널로 모델링하였다. 동기추적 장치는 아날로그 지연동기루프의 단점인 조, 만 간의 이득 불균형을 개선한 디지털 지연동기루프로 구현하였다. 동기 추적 과정인 디지털 지연동기 루프의 성능은 칩당 샘플링의 수가 증가할수록 신호 대잡음비가 증가할수록 전압 제어 발진기의 최대주파수 편차가 작을수록 좋아짐을 볼 수 있다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2010년도 하계학술대회 논문집
• /
• pp.3-3
• /
• 2010

We investigated the influence of the indium content on the threshold voltage ($V_{th}$) shift of sol-gel-derived indium-gallium-zinc oxide (IGZO) thin film transistors (TFTs). Surplus indium composition ratio into IGZO decreases the value of $V_{th}$ of IGZO TFTs showed huge $V_{th}$ shift in the negative direction. $V_{th}$ shift decreases from 10 to -28.2V as Indium composition ratio is increased. Because the free electron density is increased according to variation of the Indium composition ratio.

• 항공우주기술
• /
• 제2권1호
• /
• pp.108-116
• /
• 2003

본 연구는 통신위성 전력제어장치(Power control&Distribution Unit)의 설계 및 해석에 관한 내용을 기술한다. 위성체 전력제어장치는 임무기간동안 각 서브시스템과 탑재체에 충분한 전력을 공급하여야 하며, 또한 우주환경 하에서 높은 신뢰성 및 성능이 요구된다. 전력제어 및 분배장치의 제어회로를 위해 버스전압검출 및 필터회로, 오차신호 증폭회로 그리고 SAS 및 BPC 오차신호 회로가 포함되었다. 설계된 제어보상회로에 대한 주파수 응답특성분석을 통해 각 회로의 위상여유와 이득이 분석되었다. 또한 배터리 충/방전을 위한 BPC회로 분석을 통해 배터리 충전 연속모드, 배터리 방전 연속/불연속 모드에서의 입출력 전달함수가 제시되었다.

• 전자공학회논문지D
• /
• 제36D권5호
• /
• pp.1-10
• /
• 1999

저전력으로 동작하고 24리드 SSOP에 실장할 수 있는 2.4 GHz 송수신 MMIC를 1.0㎛ 이온주입 MESFET공정으로 제작하였다. 이MMIC는 송신모드일 때 2.44 GHz에서 3.9 mA의 전류를 소모하였으며 이때 변환이득은 7.5㏈, 출력 IP3는 -3.5 ㏈, 잡음지수는 3.9㏈이었다. 수신모드일 때는 소모전류 2.0mA로 전압검출도 6.5 mV/μW를 나타내었다. 그동안 발표된 다른 MMIC가 우수한 성능을 가지고 있음을 알 수 있었으며 2.4 GHz의 ISM 대역에서 간단한 방식의 무선랜, WLL, RFID 등으로 응용될 것이 기대된다.

• 전자공학회논문지 IE
• /
• 제49권1호
• /
• pp.1-6
• /
• 2012

본 논문에서는 시간-디지털 변환기의 성능 개선을 위하여, 높은 해상도의 2단 시간-디지털 변환기(TDC)를 설계하였다. TDC 중간에 2단 버니어 시간 증폭기(2-S VTA)를 사용하여 2단 구조를 갖도록 하였다. 2단 버니어 시간 증폭기는 기존의 시간 증폭기에 비해 이득이 64 이상으로 매우 크기 때문에 전체 2단 TDC의 해상도를 높인다. TDC는 버니어 구조를 사용하였기 때문에 고급 공정에 제한받지 않고, 높은 해상도를 얻을 수 있다. 제안하는 2단 TDC는 $0.18{\mu}m$ CMOS 공정으로 설계하였고, 전원 전압은 1.8V로 모의실험 하였다. 전체 입력 범위는 512ps이고 전체 해상도는 0.125ps이다.