• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 춘계학술대회
• /
• pp.771-773
• /
• 2014

본 논문에서는 장거리 레이더용 차량 충돌 방지 77-GHz CMOS 믹서를 제안한다. 이러한 회로는 2볼트 전원전압에서 동작하며, 저 전압 전원 공급에서도 높은 변환 이득과 낮은 변환 손실 및 낮은 잡음지수를 가지도록 설계되어 있다. 제안한 회로는 TSMC $0.13{\mu}m$ 혼성신호/고주파 CMOS 공정($f_T/f_{MAX}=120/140GHz$)으로 설계하였다. 전체 칩 면적을 줄이기 위해 수동형 인덕터 대신 전송선(Transmission Line) 을 이용하였다. 본 논문에서 설계한 믹서는 약 5.2dB의 우수한 변환이득 특성과 2.1dBm의 우수한 IIP3 특성을 보였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2016년도 전력전자학술대회 논문집
• /
• pp.139-140
• /
• 2016

이 논문에서는, 홀드-업 보상 기법을 통해 넓은 입력 범위에서 최적 설계가 가능한 비대칭 하프-브리지 컨버터를 제안한다. 제안된 회로가 갖는 주된 장점은 기존의 회로 동작에 어떠한 변화도 주지 않은 채, 넓은 입력 전압 범위에서도 최적 설계가 가능하게 하는 것이다. 기존의 비대칭 하프-브리지 컨버터는 입력 전압이 가장 낮은 홀드-업 시 설계가 되어, 정상 동작 시 비대칭 동작에 의한 단점을 갖는 반면, 제안 된 컨버터는 홀드-업 시 추가적인 전압 이득을 통해 출력 전압을 제어하기 때문에 홀드-업 동작 시 넓은 입력 전압 범위에 관계없이 컨버터의 최적 설계가 가능하다. 또한 기존의 방법들에 비해, 정상 동작 시에 추가 소자에 의한 손실이 발생하지 않아, 전 범위에서 고효율을 달성하였다. 250-410V 입력, 45V/3.3A 출력의 컨버터를 통해 제안 된 회로의 동작을 검증하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2001년도 하계학술대회 논문집 B
• /
• pp.965-967
• /
• 2001

전원 측 전압강하/상승 (Voltage sag/swell)을 보상하기 위한 동적전압보상기(Dynamic Voltage Restorer)등의 직렬 보상기에서 스위칭으로 인한 인버터 출력전압의 맥동(ripple)을 제거하기 위해 LC 필터가 사용된다. 본 논문에서는 LC 필터에서 커패시터의 전압을 상태 궤환을 이용하여 제어하는 알고리즘을 제시한다. LC 필터의 이산시간 상태 방정식을 구한 후, 궤환 이득값을 구하는 과정이 z-평면에서 이루어진다. 그리고, 제어기의 계산지연을 고려하여, 상태 관측기를 설계한다. 제안된 제어기는 기존 직렬보상기와 달리 전류 센서를 필요로 하지 않기 때문에 경제적인 이점을 가지게 된다.

• 한국멀티미디어학회논문지
• /
• 제6권1호
• /
• pp.161-166
• /
• 2003

본 논문에서는 블루투스에서 사용할 0.25$\mu\textrm{m}$ CMOS 공정을 이용한 고이득 저잡음 증폭기를 설계하였다. 설계한 저잡음 증폭기는 캐스코드 인버터를 이용하였으며, 레퍼런스 전압원을 가지고 쵸크 인덕터를 사용하지 않는 1단으로 설계하였다. 기존 1단으로 설계된 저잡음 증폭기의 10~15dB의 낮은 전력이득을 개선한 구조이다. 설계된 2.4GHz 저잡음 증폭기는 2.2dB의 NF값과 21dB의 높은 전력이득을 가지고 있으며, 2.5V 공급 전원에서 255mW 소모전력을 갖는다

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2000년도 학술대회 논문집 전문대학교육위원
• /
• pp.149-151
• /
• 2000

본 논문에서는 완전균형 상보형 적분기에서 그 이득과 단위이득 주파수 특성을 향상시킬 수 있는 high-swing cascode 구조를 이용한 새로운 적분기를 설계하였다. 설계된 high-swing cascode 적분기는 $0.25{\mu}m$ n-well CMOS 공정 파라미터를 이용하여 HSPICE 시뮬레이션 하였으면, 그 결과 제안된 회로는 2V 공급전압에서 전력소모는 1.04mW이고 차단주파수는 100MHz를 갖으며 이득은 51dB로서 이 적분기를 이용한 능동필터 설계시 요구조건인 40dB 이상의 이득 값을 만족한다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제37회 하계학술대회 초록집
• /
• pp.164-164
• /
• 2009

• 전기의세계
• /
• 제46권7호
• /
• pp.33-35
• /
• 1997

본 원고에서는 승압의 배경 및 외국의 승압현황과 경제적 이득, 높은 전압으로 승압에 따른 안전대책, 승압을 추진하면서 발생된 효과 등을 고찰하여 220V 승압사업이 성공적으로 마무리될 수 있는 방향을 제시해 보고자 한다.

• 전기전자학회논문지
• /
• 제15권1호
• /
• pp.37-42
• /
• 2011

본 논문에서는 0.35 um BCD 공정을 통한 고내압 BCD 소자와 새로운 구조의 BCD 소자를 제작하여 전기적 특성을 분석하였다. 20 V급 BJT 소자, 30/60 V급 HV-CMOS, 40/60 V급 LDMOS 소자의 전기적 특성을 분석하고, 동일 공정을 통해 높은 전류 이득을 갖는 수직/수평형 NPN BJT와 고내압 특성의 LIGBT 소자를 제안하였다. 제안된 수직/수평형 NPN BJT의 항복전압은 15 V, 전류이득은 100으로 측정되었으며, 고내압 특성의 LIGBT의 항복전압은 195 V, 문턱전압은 1.5 V, Vce,sat은 1.65 V로 측정 되었다.

• 한국정보통신학회논문지
• /
• 제8권8호
• /
• pp.1705-1712
• /
• 2004

본 논문에서는 5.25GHz 저잡음 증폭기(LNA)에 대해 전압이득, 잡음지수 및 입력 임피던스를 측정할 수 있는 새로운 형태의 저가 고주파 BIST(Built-In Self-Test, 자체내부검사)회로 설계 및 검사 기술을 제안한다. 이러한 BIST 회로는 0.18$\mu\textrm{m}$ SiGe 공정으로 제작되어 있다. 이러한 접근방법은 입력 임피던스 정합과 출력 전압 측정원리를 이용한다. 본 논문에서 제안하는 방법은 측정이 간단하고 비용이 저렴하다는 장점이 있다. BIST 회로가 차지하는 면적은 LNA가 차지하는 전체면적의 약 18%에 불과하다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 춘계학술대회
• /
• pp.824-825
• /
• 2015

본 논문은 차량 레이더용 24-GHz/77-GHz 이중 대역 CMOS 저 잡음 증폭기를 제안한다. 이러한 회로는 1.8볼트 전원에서 동작하며, 저 전압 전원 공급에서도 높은 전압 이득과 낮은 잡음지수를 가지도록 설계하였다. 제안한 회로는 TSMC $0.13-{\mu}m$ 혼성신호/고주파 CMOS 공정($f_T/f_{MAX}=120/140GHz$)으로 설계되어 있다. 전체 칩 면적을 줄이기 위해 가능한한 많은 부분에 실제 수동형 인덕터 대신 전송선을 이용하였다. 제안한 회로는 최근 발표된 연구결과에 비해 높은 전압 이득, 낮은 잡음지수 및 작은 칩 크기 특성을 보였다.