• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.37A no.10
• /
• pp.809-814
• /
• 2012

We propose an adaptive threshold detector algorithm for multi-level holographic data storage based on the expectation-maximization (EM) method. In this paper, the signal intensities that are passed through the four-level holographic channel are modeled as a four Gaussian mixture with unknown DC offsets and the threshold levels are estimated based on the maximum likelihood criterion. We compare the bit error rate (BER) performance of the proposed algorithm with the non-adaptive threshold detection algorithm for various levels of DC offset and misalignments. Our proposed algorithm shows consistently acceptable performance when the DC offset variance is fixed or the misalignments are lower than 20%. When the DC offset varies with each page, the BER of the proposed method is acceptable when the misalignments are lower than 10% and DC offset variance is 0.001.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.38 no.8
• /
• pp.20-26
• /
• 2001

In this paper, the charge pump PLL using the dual PFD to improve the trade-off between acquisition behavior and locked behavior is proposed. This dual PFD consists of a positive edge triggered PFD and a negative edge triggered PFD. The proposed charge pump shows that it is possible to overcome the issue of the charge pump current imsmatch by the current subtraction circuit. Also, this charge pump can suppress reference spurs and disturbance of the VCO control voltage. The proposed charge pump PLL is simulated by SPICE using 0.25${\mu}m$ CMOS process parameters.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.48 no.9
• /
• pp.31-39
• /
• 2011

In this paper, we propose a signal readout system with small area and low power consumption for CNT sensor arrays. The proposed system consists of signal readout circuitry, a digital controller, and UART I/O. The key components of the signal readout circuitry are 64 transimpedance amplifiers (TIA) and SAR-ADC with 11-bit resolution. The TIA adopts an active input current mirror (AICM) for voltage biasing and current amplification of a sensor. The proposed architecture can reduce area and power without sampling rate degradation because the 64 TIAs share a variable gain amplifier (VGA) which needs large area and high power due to resistive feedback. In addition, the SAR-ADC is designed for low power with modified algorithm where the operation of the lower bits can be skipped according to an input voltage level. The operation of ADC is controlled by a digital controller based on UART protocol. The data of ADC can be monitored on a computer terminal. The signal readout circuitry was designed with 0.13${\mu}m$ CMOS technology. It occupies the area of 0.173 $mm^2$ and consumes 77.06${\mu}W$ at the conversion rate of 640 samples/s. According to measurement, the linearity error is under 5.3% in the input sensing current range of 10nA - 10${\mu}A$. The UART I/O and the digital controller were designed with 0.18${\mu}m$ CMOS technology and their area is 0.251 $mm^2$.

• The Transactions of the Korean Institute of Power Electronics
• /
• v.6 no.3
• /
• pp.223-230
• /
• 2001

This power proposes a new sensorless drive system for the trapezoidal brushless DC motor generally requiring mechanical position or speed sensor. For this an indirect rotor position sensing method from the back emf waveform of non-conducting phase is explained. Back emf waveform of non-conducting is obtained from analysing terminal voltage created by making Y-connection. And an experiment is implemented with a driving system which use 87c196mc microcontroller having a peripheral associated with 3-phase signals and inverter composed of Power MOSFET. The experimental results show the validity and practicality of the proposed sensorless drive.

• Annual Conference of KIPS
• /
• 2005.05a
• /
• pp.1641-1644
• /
• 2005

현재의 인터넷과 같은 전자 통신망과 멀티미디어 시스템의 발달은 고속의 대용량 데이터 전송을 필요로 한다. 초고속 통신 시스템에서의 고속 데이터 전송은 주로 광섬유를 사용하는 광통신으로 이루어지고 있다. FTTH(Fiber To The Home)와 같은 광통신 시스템은 멀티미디어 커뮤니케이션을 위해 필요한 큰 데이터 전송률을 제공할 수 있기 때문에 더욱 더 중요성이 높아지고 있으며 이러한 광통신 시스템에서는 통신환경의 영향을 적게 받고 외부 조절이나 부품이 필요하지 않는 수신기 IC 의 개발이 요구되고 있다. 일반적으로 광통신 수신기에는 고속 동작에 적합한 특성을 가진 GaAs-MESFET 가 사용되고 있으나, 본 논문에서는 0.35um CMOS 2-poly 4-metal 공정을 이용하여 5Gbps 광수신기를 설계하였다. 설계된 수신기는 Preamplifier, Main amplifier, ABC 회로로 구성되어 있다. Transimpedance amplifier 형태의 Preamplifier 는 광검출기에 의해 생성된 전류 신호를 전압 신호로 변환한다. ABC 회로는 Peak_Hold 회로와 Bottom_Hold 회로로 구성되어 있다. 기존의 Peak_Hold 회로에서는 다이오드와 hold capacitor 를 이용하여 peak 값을 검출하도록 되어 있는데, 다이오드를 이용하는 경우 작은 입력 신호전압의 Peak 값을 검출하는 데 한계가 있다. 이러한 단점을 보완하고자 전류 거울형태의 Peak_Hold 회로를 설계하였다. 전류거울(current mirror)형태의 출력 신호의 duty error 를 줄이고 비트 에러율(Bit Error Rate)을 개선하는데 효과적이었다. 설계된 광수신기는 30dB 의 입력 dynamic range 와 입력 capacitance 3pF 에서 80MHz 의 대역폭을 가진다. 전력 소비량은 3.3V 전원 전압이 인가된 경우 약 150mW 정도이다.

• Journal of IKEEE
• /
• v.8 no.2 s.15
• /
• pp.161-165
• /
• 2004

In this paper, an 8bit wave pipelined adder using the static CMOS plus Edge-Sensing Completion Detection Logic is presented. The clockless wave-pipelining algorithm was implemented in the circuit design. The Edge-Sensing Completion Detection (ESCD) in the algorithm is consisted of edge-sensing circuits and latches. Using the algorithm, skewed data at the output of 8bit adder could be aligned. Simulation results show that the adder operates at 1GHz in $0.35{\mu}m$ CMOS technology with 3.3V supply voltage.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.38 no.4
• /
• pp.50-50
• /
• 2001

IDDQ 테스트는 CMOS VLSI 회로에서 발생 가능한 여러 종류의 물리적 결함을 효율적으로 검출 할 수 있는 테스트 방식이다. 본 논문에서는 CMOS에서 발생 빈도가 가장 높은 합선고장을 효과적으로 검출할 수 있는 IDDQ 테스트 알고리즘을 이용하여 패턴 생성기를 개발하였다. 고려한 합선고장 모델은 회로의 레이아웃 정보에 의존하지 않으며, 내부노드 혹은 외부노드에 한정시킨 합선고장이 아닌 테스트 대상회로의 모든 노드에서 발생 가능한 단락이다. 구현된 테스트 패턴 생성기는 O(n2)의 복잡도를 갖는 합선고장과 전압 테스트 방식에 비해 상대적으로 느린 IDDQ 테스트를 위해서 새롭게 제안한 이웃 조사 알고리즘과 고장 collapsing 알고리즘을 이용하여, 빠른 고장 시뮬레이션 시간과 높은 고장 검출율을 유지하면서 적은 수의 테스트 패턴 생성이 가능하다. ISCAS 벤치마크 회로의 모의실험을 통하여 기존의 다른 방식보다 우수한 성능을 보였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 1999.07a
• /
• pp.229-229
• /
• 1999

교류형 플라즈마 방전 표시기(AC Plasma Display Panel, AC PDP)의 구동에서의 방전 현상은 기입방전, 유지방전, 소거 방전이 있다. 이중 유지 방전은 표시장치로서의 휘도와 계조의 표현을 위한 방전으로 표시기로서의 효율을 결정하게 된다. 본 연구에서는 유지 방전 전압의 상승 시간의 변화에 따른 방전현상과 휘도, 효율의 변화를 살펴 보았다. 방전 현상에서의 가장 큰 변화는 교류형 플라즈마 방전 표시기의 방전 개시 전압과 방전 유지 전압의 변화이다. 유지 전압의 상승시간이 증가할수록 방전 개시 전압과 방전 유지 전압의 변화이다. 유지 전압의 상승 시간이 증가할수록 방전 개시 전압과 방전 유지 전압의 차(sustain margin)는 감소하여 상승 시간이 1$\mu$s/100V 이상의 영역에서는 방전 개시 전압과 방전 유지 전압이 차이가 없어지게 된다. 이는 방전 유지 전극 위의 유전체에 쌓이게 되는 벽전하(wall charge) 양의 감소에 의한 방전 약화의 영향을 보여질 수 있다. 그러나 방전 유지 전압의 형태와 전류의 시간적인 변화를 살펴보면 이러한 약한 방전은 벽전하의 감소에 의한 방전 시의 전계 감소보다는 방전 전류의 발생 시간이 방전 전압이 증가하여 최고점에 이르지 못한 시간에 위치하여 방전이 형성될 때의 전계가 강하지 못하기 때문인 것을 알 수 있다. 방전 전류를 측정한 결과에 의하면 방전 전류의 시작은 변위 전류가 흐르고 난 후부터 시작되며 그 결과 방전 전류가 최고점에 도달하는 시간은 방전 전압 상승 시간이 길어질수록 낮은 전압에서 형성되게 된다. 또한 방전 유지 전압의 상승 시간이 길어질수록 플라즈마 방전표시기의 휘도와 효율은 낮아지고 이 결과 또한 약한 전계에서의 방전에 의한 결과로 생각되어진다.플라즈마의 강도값을 입력하여 플라즈마의 radiation을 검출하고, 스퍼터링 공정중 실질적인 in-situ 정보로 이용하였다. PEM을 통하여 In/Sn의 플라즈마 강도변화를 조사하였다. 초기 In/Sn의 플라즈마 강도(intensity)는 강도를 100하여, 산소를 주입한 결과, plasma intensity가 35 줄어들었고, 이때 우수한 ITO 박막을 얻을 수 있었다. Pulsed DC power를 사용하여 아크 현상을 방지하였다. PET 상에 coating 된 ITO 박막의 표면저항과 광투과도는 4-point prove와 spectrophotometer를 이용하여 분석하였고, AES로 박막의 두께에 따른 성분비를 확인하였다. ITO 박막의 광투과도는 산소의 유량과 sputter 된 In/Sn ion의 plasma emission peak에 따라 72%-92%까지 변화하였으며, 저항은 37$\Omega$/$\square$ 이상을 나타내었다. 박막의 Sn/In atomic ratio는 0.12, O/In의 비율은 In2O3의 화학양론적 비율인 1.5보다 작은 1.3을 나타내었다.로 보인다.하면 수평축과 수직축의 분산 장벽의 비에 따라 cluster의 두께비가 달라지는 성장을 볼 수 있었고, 한 축 방향으로의 팔 넓이는 fcc(100) 표면의 경우 동일한 Ed+Ep값에 대응하는 팔 넓이와 거의 동일한 결과가 나타나는 것을 볼 수 있다. 따라서 이러한 비대칭적인 모양을 가지는 성장의 경우도 cluster 밀도, cluster 모양, cluster의 양 축 방향 길이 비, 양 축 방향의 평균 팔 넓이로부터 각 축 방향의 분산 장벽을 얻어낼 수 있을 것으로 보인다. 기대할 수 있는 여러 장점들을 보고하고자 한다.성이 우수한 시

• Journal of the Institute of Electronics and Information Engineers
• /
• v.53 no.7
• /
• pp.56-63
• /
• 2016

This paper presents a novel method for detecting a ghost key at the membrane type keyboard, which has additional resistive coating to the membrane film. Also, the optimal ratio of resistances for detecting a ghost key was designed based on the characteristics of the membrane film. The optimal ratio of resistances was considered to be able to detect the worst case (i.e., difference voltage between normal key and ghost key is minimum). The ability of the proposed methods are evaluated by simulation studies in this paper. In order to verify the proposed method, the experiment was carried out with a designed circuit and A/D (analog to digital) in MCU (micro controller unit). The proposed method is implemented into the membrane type keyboard and is verified by experimental results.

• Journal of IKEEE
• /
• v.19 no.4
• /
• pp.535-540
• /
• 2015

A microstrip gas chamber (MSGC), applied to digital radiography system, was designed and constructed. The microstrip electrodes were fabricated with Chrome(Cr.). by photolithography process on Silicon(Si) wafer and glass substrate. The width of anode and cathode electrodes was $10{\mu}m$, and $290{\mu}m$, respectively. The distance of the electrodes was $100{\mu}m$, and the active area was $50{\times}50mm^2$. And the number of anode was 80. The microstrip electrodes were damaged when discharges occurred over the 600 V of anode voltage. As the result of experiments. It detected the typical output signals of the pulse width, 20 ns, under the condition that the detecting gas was Ar(90%) + $CH_4$(10%), X-ray tube voltage was 42 kV, and tube current was 1 mA.