• Proceedings of the KIPE Conference
• /
• 2009.11a
• /
• pp.69-71
• /
• 2009

본 논문은 부하전압의 크기에 따라 동작모드가 다르게 구성되는 공진형 DC/DC 컨버터의 동작 특성을 해석한다. 공진형 DC/DC 컨버터는 직류 입력전원에 연결되는 LC 공진회로, 공진회로의 캐패시터 전압이 최대일 때 부하측으로 에너지를 전달하는 공진형 컨버터로 구성되어있다. 공진형 컨버터는 공진 회로의 캐패시터 전압과 부하전압의 상대적인 크기에 따라서 2개의 동작 모드 특성을 가진다. 공진 캐패시터 전압의 최대값이 부하전압보다 작을 경우, 스위칭 회로는 부스트 인덕터를 이용하여 입력측 에너지를 부하측으로 전달한다. 반대로 큰 경우에는 스위칭 동작없이 공진 캐패시터가 부하측으로 직접 연결되어 입력측 에너지를 부하로 전달한 후, 공진 캐패시터의 잔여 에너지를 부스트 인덕터를 이용하여 부하측으로 전달한다. 공진형 DC/DC 컨버터 회로의 동작원리를 설명하고, PSPICE Simulation 및 실험을 통하여 검증하였다.

• Proceedings of the KIEE Conference
• /
• 1997.07f
• /
• pp.2050-2054
• /
• 1997

본 논문에서는 직류 대 직류 강압형 변환기의 전달함수 변환에 의한 새로운 제어방법을 제안하였다. 제안된 방법을 외란 및 회로변수 값의 번화 시 나타나는 영향을 최소화시키며, 변환기의 동특성에 영향을 미치는 출력필터의 공진과 동작점 변화에 의한 플랜트 특성 변화를 현저하게 개선시킨다. 먼저 전달함수 변환 제어 시 시스템의 특성을 나타내는 여러 가지 전달함수를 구하여, 이를 기존의 직류 대 직류 변환기에서의 전달 함수와 비교하였다. 또한 외란 및 회로변수 값 변화시의 기준 전압 대 출력 전압 전달함수의 민감도를 구하여 회로변수 값 변화 시 나타나는 특성이 개선됨을 보이고, 마지막으로 모의실험과 실험을 실시하여 제안된 제어 방법이 기존의 제어 방법과 비교하여 우수한 성능을 가짐을 보였다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2004.05a
• /
• pp.214-217
• /
• 2004

현재 PDP는 차세대 대형 평판 표시장치로서 각광을 받고 있으며 빠른 속도로 개발이 진행되고 있다. AC PDP에서 가장 큰 문제는 위도 및 방전효율의 향상과 전력손실의 저감, 높은 contrast의 실현, 제품 가격의 저하 등에 관한 문제이다. 본 연구에서는 벽전압 전달곡선을 이용한 방전 동작 특성에 대해 고찰하고자 한다. 방전 유지전압 주파수가 변화할 때 방전 개시전압이 감소하나 메모리 마진은 거의 동일함을 보였다. Duty 비를 변화시키면 방전개시전압은 감소하는 경향이 있지만 방전유지전압은 거의 일정하였다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2002.05a
• /
• pp.202-205
• /
• 2002

본 논문은 계속적인 소자의 이용은 전기적인 스트레스까지 야기시키는데, 특히 게이트에 인가되는 전압이나 전류 스트레스는 게이트 산화 막의 열화를 야기 시킬 수 있다. 유리기판위에 저온(${\leq}600^{\circ}C$)공정의 고상결정화을 통하여 다결정 박막 트랜지스터를 제작한 후, 이 소자에 게이트와 드레인에 전압 스트레스를 인가하여 출력 특상과 전달특성을 분석하였는데, 그 결과 다결정 실리콘 박막 트랜지스터의 전달특성은 게이트 와 드레인 전압에 의존하는데 임계전압은 긴 채널길이와 좁은 채널 폭에서 높고 출력특성은 갑자기 높은 드레인 전류가 흐른다. 전기적 스트레스가 인가된 소자는 드레인 전류를 감소시킨다. 결국 전계효과 이동도는 긴 채널길이와 좁은 폭의 채널에서 더 빠른 것을 알 수 있다.

• Proceedings of the KIEE Conference
• /
• 2005.07a
• /
• pp.647-649
• /
• 2005

가공배전계통의 주상변압기에는 직격뢰나 유도뢰에 의해 고압측이나 저압측으로부터 뇌과전압이 침입할 수 있고. 이러한 경우 침입단은 물론, 상대단에도 과전압이 나타날 수 있어, 주상변압기 자체와 고압 및 저압계통에 영향을 미치게 되므로, 주상변압기의 뇌과전압 전달특성을 파악하는 것은 절연설계와 절연협조에 있어 매우 중요한 자료가 된다. 본 논문에서는 실제 선로와 같은 구성과 규모의 실증 배전선로에서, 주상변압기에 임펄스전압이 침입한 경우의 변압기 양단에 나타나는 과전압에 패한 실증결과의 예를 소개하였다.

• The Proceedings of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.8 no.5
• /
• pp.49-55
• /
• 1994

평판 디스플레이용 비정질 실리콘 박막 트랜지스터의 전기적인 특성과 수학적인 모델에 대하여 연구되었고 이론적인 모델은 실험을 통하여 그 타당성을 입증하였다. 게이트전압이 고정된 상태에서 드레인 전압 증가에 따른 드레인 포화전류는 증가되었고 디바이스의 포화는 드레인 전압이 증가될수록 더 증가되었으며 문턱전압은 감소되었다. 세 개의 변수로 구성된 디바이스의 전달특성과 출력특성에 대한 실험 결과값에 대한 모델식이 제시되었는데 이 모델은 디비이스의 기하학적인 구조를 간단화 하기위한 모델식이다.

• Electrical & Electronic Materials
• /
• v.6 no.2
• /
• pp.147-151
• /
• 1993

PECVD에 의해 Burried gate 비정질 실리콘 박막트랜지스터를 제작하여 포화 전압 대 전류 특성에 대하여 새로운 해석을 하였고 해석 결과는 실험적으로 증명되었다. 본 연구의 결과 실험된 전달특성과 출력특성을 모델화 하였는데 이 모델식은 I$_{D}$와 V$_{G}$의 실험결과에서 얻어지는 3가지 함수를 기본으로 모델화 되었다. 포화 드레인 전류는 V$_{G}$가 증가할수록 증가되었고 디바이스의 포화는 드레인 전압이 커질수록 증가되었으며 문턱전압은 감소됨을 보였다.

• Proceedings of the KIPE Conference
• /
• 2013.07a
• /
• pp.20-21
• /
• 2013

본 논문에서는 양방향 충전기용 DC/DC 컨버터와 같이 입력전압과 출력전압이 가변하는 제어시스템에서 비시변 시비율 전달함수를 구현하여 제어특성을 개선하고자 한다. 기존제어기 설계에 의해 설계된 이득을 사용하여 제어를 행할 경우 입력전압의 변동에 따라 제어특성이 가변한다. 전압제어기의 각 이득을 시비율의 역수를 취하여 변화함으로서 전체 제어블록에서 시비율 항을 등가적으로 제거할 수 있는 방법이다. 따라서 본 논문에서 제안된 비시변 시비율 전담함수를 양방향 충전기용 DC/DC컨버터에 적용하여 PSIM을 이용한 시뮬레이션과 실험을 통해 타당성과 우수성을 검증하였다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2009.10a
• /
• pp.935-937
• /
• 2009

본 논문에서는 MicroTec을 이용한 채널 길이에 따른 20nm이하 MOSFET의 전달컨덕턴스의 특성을 분석하였다. 전달컨덕턴스는 게이트 전압의 변화에 의한 드레인 전류의 변화이다. MicroTec의 이동도 모델중 Lombardi, Constant, Yamaguchi 모델을 선택하여 이동도 모델에 따른 gm(전달컨덕턴스)를 비교하였다. 인가전압은 소스 0V, 기판 0V, 드레인 0.1V, 게이트는 -2.5V에서 4.5V까지 증가시켰다. 채널의 길이가 줄어들수록 gm(전달컨덕턴스)의 최대값과 드레인 전류가 증가함을 알 수 있었다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 1998.11a
• /
• pp.5-8
• /
• 1998

기존의 바이폴라 논리회로에서 신호변환시 베이스 영역의 소수 캐리어를 빨리 제거 하기 위해서, 베이스 부분의 매몰충을 줄여서 npn트랜지스터의 베이스와 에피충과 기판사이에 병합 pnp 트랜지스터를 생성한 트랜지스터와 게이트 당 전달 지연 시간을 측정하기 위한 링-발진기를 설계, 제작하였다. 게이트의 구조는 수직 npn 트랜지스터와 기판과 병합 pnp 트랜지스터이다. 소자 시뮬레이션의 자료를 얻기 위하여 수직 npn 트랜지스터와 병합 pnp 트랜지스터의 전류-전압 특성을 분석하여 특성 파라미터를 추출하였다. 결과로서 npn 트랜지스터의 에미터의 면적이 기존의 접합넓이에 비해서 상당히 적기 때문에 에미터에서 진성베이스로 유입되는 캐리어와 가장자리 부분으로 유입되는 캐리어가 상대적으로 많기 때문에 이 많은 양은 결국 베이스의 전류가 많이 형성되며, 또 콜렉터의 매몰층이 거의 반으로 줄었기 때문에 콜렉터 전류가 적게 형성되어 이득이 낮아진다. 병합 pnp 트랜지스터는 베이스폭이 크고 농도 분포에서 에미터의 농도와 베이스의 농도 차이가 적기 때문에 전류 이득이 낮아졌다. 게이트를 연결하여 링-발진기를 제작하여 측정한 AC특성의 출력은 정현파로 논리전압의 진폭은 200mV, 최소 전달 지연시간은 211nS이며, 게이트당 최소 전달지연 시간은 7.26nS의 개선된 속도 특성을 얻었다.