• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.38 no.2
• /
• pp.9-9
• /
• 2001

Nano-scale의 게이트 길이를 가지는 MOSFET소자는 접합 깊이가 20∼30㎚정도로 매우 얕은 소스/드레인 확장 영역을 필요로 한다. 본 연구에서는 $As₂^ +$ 이온의 10keV이하의 낮은 에너지 이온 주입과 RTA(rapid thermal annealing)공정을 적용하여 20㎚이하의 얕은 접합 깊이와 1.O㏀/□ 이하의 낮은 면저항 값을 가지는 $n ^+$-p접합을 구현 하였다. 이렇게 형성된 $n^ +$-p 접합을 nano-scale MOSFET소자 제작에 적용 시켜서 70㎚의 게이트 길이를 가지는 NMOSFET을 제작하였다. 소스/드레인 확장 영역을 $As₂^ +$ 5keV의 이온 주입으로 형성한 100㎚의 게이트 길이를 가지는 NMOSFET의 경우, 60mV의 낮은 $V_ T$(문턱 전압감소) 와 87.2㎷의 DIBL (drain induced barrier lowering) 특성을 확인하였다. $10^20$$㎝^ -3$이상의 도핑 농도를 가진 abrupt한 20㎚급의 얕은 접합, 그리고 이러한 접합이 적용된 NMOSFET소자의 전기적 특성들은 As₂/sup +/의 낮은 에너지의 이온 주입 기술이 nano-scale NMOSFET소자 제작에 적용될 수 있다는 것을 제시한다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.08a
• /
• pp.297-297
• /
• 2012

Parylene 코팅은 다결정인 고분자 유기물에 열을 가하여 기화시켜 진공상태에서 피사체를 코팅하는 것으로 마이크로 두께 단위의 유전체 증착하는 것이다. Parylene 코팅은 주로 Display를 비롯한 태양전지, 반도체 등에서 다양한 산업분야에서 이용되며, 이 때 외부로부터 침투하는 수분을 방지하고, 전기적 절연 및 불순물로부터 피사체를 보호하여 기계적인 안정성을 목적으로 사용된다. Display와 태양전지는 빛을 이용하는 분야로써 Parylene을 투과하여 들어오는 빛의 전달효율에 따른 영향이 크게 고려되어진다. 빛의 전달효율을 높이기 위해서는 Parylene의 높은 투명도가 중요한 요소로 작용한다. 본 연구에서는 Parylene 코팅 박막의 투명도 상승을 위해 증착 시 다양한 진공조건으로 실험을 진행하였다. Parylene 코팅 시, 진공도에 따른 투명도를 평가하기 위해 Substrate로는(100%)투과율을 가지는 재질의 glass를 이용하였다. Parylene 종류로는 반도체분야에 주로 이용되는 C-type의 Parylene Polymer 사용하였다. 증착 조건으로는 $7{\sim}8{\times}10^{-2}$ Torr, $4{\sim}6{\times}10^{-2}$ Torr, $2{\sim}3{\times}10^{-2}$ Torr의 각각 다른 진공 조건에서 120분간 증착시켜 Parylene 코팅막을 형성하였다. 또한 높은 투습방지력을 가짐과 동시에 고투명도 유지에 대해 신뢰성평가를 하기위해 각 조건별로 1회, 3회, 5회 반복 증착하였다. 제작된 각 시편의 투명도 측정을 위해 광도계(DX-100, TAKEMURA)를 이용하여 빛의 투과율을 관찰하였다. 그 결과 진공도 $2{\sim}3{\times}10^{-2}$ Torr, $4{\sim}6{\times}10^{-2}$ Torr, $7{\sim}8{\times}10^{-2}$ Torr순의 시편이 높은 투과율을 나타내었으며, 그 중 $2{\sim}3{\times}10^{-2}$ Torr의 1회 증착 한 시편이(97%)로 가장 높은 투과율을 나타내었다. 반대로 $7{\sim}8{\times}10^{-2}$ Torr의 5회 증착 한 시편이(78%)로 가장 낮은 투과율을 보였다. 따라서 진공도가 높을수록 투명도가 상승하며, 증착횟수가 늘어날수록 투명도가 감소하는 것을 알 수 있었다. 본 연구의 결과로 Parylene 코팅의 진공도에 따른 투명도를 평가함으로써 Parylene 코팅 증착조건 최적화를 위한 기초자료로 이용될 것이라 사료된다. 또한 후속 연구로써 substrate의 온도조절과 시료량의 조절이 이루어진다면 좀 더 효율적으로 최적화된 박막형성이 가능할 것이라 판단된다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2003.11a
• /
• pp.112-112
• /
• 2003

은분말은 전자 산업에 있어 후막 도체 페이스트의 제조를 위해 사용되어지고 있다. 후막 페이스트는, 기재상에 스크린 프린트되고, 전도성의 회로 패턴을 형성한다. 이러한 회로는, 다음에 건조, 소성되고 액체 유기 비이클을 휘발 시키고, 그리고 은 입자를 소결시킨다. 프린트 회로 기술은 점점 고밀도이면서 더욱 정밀한 전자 회로를 요구하고 있다. 이러한 요건에 적합하기 위하여 도선은 폭이 점점 좁아지고, 선의 사이의 거리가 점점 작아지고 있다. 고밀도가 조밀하게 꽉 찬 좁은 선을 위하여 은 분말은 가능한 크기가 단일하고 구형의 형태를 가져야 한다. 현재 금속 분말을 제조하는 방법으로는 화학적 환원법, 무화 또는 분쇄, 열분해법등의 물리적 과정 및 전기 화학적 과정 등이있다. 본 연구에서는 입도 분포가 좁은 구형의 은 분말을 제조하기 위하여 기상법의 하나인 분무열분해법을 도입하였다. 또한 싸이클론을 사용하므로 큰 액적들을 걸러 입도 분포를 줄였다. 은 분말의 프리커서로써는 AgNO$_3$를 사용하였고 반응기의 온도는 $700^{\circ}C$에서 100$0^{\circ}C$까지 변화시켰으며 운반기체로써는 5%H$_2$ 혼합가스로 20L/min에서 80L/min 변화시켜 은 분말을 제조하였다. 또한 용액의 농도는 0.2M에서 1.0M까지 변화시켰다. 용액의 농도가 0.2M이고 운반기체의 유랑이 40L/min일 경우 완전한 은 상이 관찰되었고, 입자의 크기는 약 600nm였다.

• Journal of Industrial Convergence
• /
• v.20 no.10
• /
• pp.33-38
• /
• 2022

In this paper, a simple method of forming a solution-based carbon nanotube (CNT) for use as a conductive material for electronic devices was studied. The CNT thin film coating was performed on the glass by applying the spin coating method and the argon atmospheric pressure plasma process. In order to observe changes in electrical and physical properties according to the number of coatings, samples formed in the same manner from times 1 to 5 were prepared, and surface shape, reflectance, transmittance, absorbance, and sheet resistance were measured for each sample. As the number of coatings increased, the transmittance decreased, and the reflectance and absorptivity increased in the entire measurement wavelength range. Also, as the wavelength decreases, the transmittance decreases, and the reflectance and absorption increase. In the case of electrical properties, it was confirmed that the conductivity was significantly improved when the second coating was applied. In conclusion, in order to replace CNT with a transparent electrode, it is necessary to consider the number of coatings in consideration of reflectivity and electrical conductivity together, and it can be seen that 2 times is optimal.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.06a
• /
• pp.209-209
• /
• 2007

Passive Device는 RF Circuit을 제작할 때 많은 면적을 차지하고 있으며 이를 감소시키기 위해 여러 연구가 진행되고 있다. 최근 SoP-L 공정을 이용한 많은 연구가 진행되고 있는데 PCB 제작에 이용되는 일반적인 재료와 공정을 그대로 이용함으로써 개발 비용과 시간 면에서 많은 장점을 가지기 때문이다. SoP-L의 또 하나 장점은 다층구조를 만들기가 용이하다는 점이다. 각 층 간에는 Via를 사용하여 연결하게 되는데, RF Circuit은 회로의 구조와 물성에 따라 특성이 결정되며, 그만큼 Via를 썼을 때 그 영향을 생각해야 한다. 본 연구에서는 multi-layer LCP substrate에 다수의 Via를 chain 구조로 형성하여 전기적 특성을 확인하였다. Via가 70um 두께의 substrate를 관통하면서 상층과 하층의 Conductor을 연속적으로 연결하게 된다. 이 구조의 Resistance와 Insertion Loss를 측정하여, Via의 크기 별 수율과 평균적인 Resistance, RF 계측기로 재현성을 확인하였다. 이를 바탕으로 공정에서의 안정성을 확보하고 Via의 크기와 도금방법에 의한 RF Circuit에서의 영향을 파악하여, 앞으로의 RF Device 개발에 도움이 될 것으로 기대한다. 특히 유기물을 이용한 다층구조의 고주파 RF Circuit에 Via를 적용할 때의 영향을 설계에서부터 고려할 수 있는 자료가 될 것이다.

• Korean Journal of Optics and Photonics
• /
• v.10 no.6
• /
• pp.518-523
• /
• 1999

In thi, study, we made experiments to fonn a mesa shape by meltback method with various concentration of solutions and found that unsaturated (20%) InGaAsP (1.55 !-tm) solution at a growth temperature was the most suitable for the formation of a mesa ,hape on the wafer which has an InGaAsP active layer and an InP cap layer on an n-InP substrate. It was difficult to form a proper mesa shape for the fabrication of PBH-LDs only by the meltback method; therefore, we fabricated PBH-LDs by forming the mesa shape with the meltback method after wet etching and by growing a current-blocking layer successively. As the electrical and optical charaleri,tiecs of MQW-PBH-LDs fabricated by above methods, when the cavity length was $300{\mu}m$, the threshold current was about 10 mA, internal quantum efficiency 82%, internal loss $9.2cm^{-1}$, and characteristic temperature was 65 K at $25~45^{\circ}C$ and 42 K at $45~65^{\circ}C$. /TEX>.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2003.03a
• /
• pp.68-68
• /
• 2003

최근의 전자부품은 고밀도 고집적화 됨에 따라 여러 가지 문제점들이 발생되고 있다. 그 중 부품이 실장되는 부분에 사용되는 솔더나 전기적 회로를 구성하는 패턴간에 금속 이온 마이그레이션(Metallic Ion Migration)이 발생하여 전기적 단락(Short)를 유발함으로써 전자제품의 치명적 고장을 유발한다. 본 연구는 이온 마이그레이션 현상을 물방울시험(Water Drop Test)을 통하여 재현함으로써 발생 메카니즘을 확인하여 발생원인을 직접적으로 관찰하고, 각 종 패턴의 거리 및 전압에 따른 발생속도의 차이를 조사하기 위하여 수행되었다. 이러한 실험을 위하여 콤 패턴(Comb Pattern)의 FR-4 재질 인쇄회로기판(PCB : Printed Circuit Board)을 사용하였으며, 사용된 전극재질로는 Cu, SnPb, Au를 사용하였고, 패턴간 거리는 0.5, 1.0, 2.0mm의 3가지 종류로 구분하였다. 또한 패턴간에 인간 된 전압은 6.5V, 15V를 인가한 후 마이그레이션이 발생되는 시간을 측정하였다. 이러한 실험으로부터 다음과 같은 결론을 얻었다. (1) 6.5V의 인가전압에서는 Cu 패턴이 대체적으로 가장 빠르게 마이그레이션이 발생하였으며, 다음으로 Au가 발생하였고, Cu와 SnPb의 발생시간은 대체적으로 근사한 값을 나타내었다. 이것은 비슷한 평형전위를 갖는 재료는 마이그레이션 발생시간이 유사하게 나타나며, 높은 (+)전위를 갖을수록 발생시간이 지연됨을 알 수 있다. (2) 15V를 인가하였을 때 패턴간격이 0.5mm인 경우 Cu, Au, SnPb의 순으로 나타났으며, 1.0mm는 SnPb, Cu, Au, 2.0mm인 경우는 SnPb, Au, Cu의 순으로 마이그레이션이 발생하였다. 인가전압이 높은 경우 초기 발생에는 큰 차이가 없지만 수지상이 발생 후 성장하는데 많은 영향을 미치는 것으로 보인다. 이것은 초기 수지상의 형성에 큰 영향을 미치는 것은 재료의 평형전위에 의한 값이 좌우하지만, 수지상이 일정길이 이상 형성된 이후에는 성장속도가 평형전위에 따른 값과는 다소 다르게 나타남을 알 수 있다.

• Journal of Convergence for Information Technology
• /
• v.9 no.3
• /
• pp.75-81
• /
• 2019

In this work, we investigated a low temperature polycrystalline silicon (LTPS) thin film transistors fabrication process on polymer layers. Dehydrogenation and activation processes were performed by a furnace annealing at a temperature of $430^{\circ}C$ for 2 hr. The crystallization of amorphous silicon films was formed by excimer laser annealing (ELA) method. The p-type device performance, fabricated by polycrystalline silicon (poly-Si) films, shows a very good performance with field effect mobility of $77cm^2/V{\cdot}s$ and on/off ratio current ratio > $10^7$. We believe that the poly-Si formed by a LTPS process may be well suited for fabrication of poly-Si TFTs for bendable panel displays such as AMOLED that require circuit integration.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2016.11a
• /
• pp.174.2-174.2
• /
• 2016

도금은 크게 전해 도금과 무전해 도금으로 나눌 수 있다. 전기적 에너지를 사용하여 이온 상태의 금속을 환원시켜 석출함으로써 도금을 진행하는 전해 도금과는 달리 무전해 도금은 도금액 내의 환원제에 의해 금속 이온을 환원시켜 도금을 진행한다. 무전해 도금법은 전해 도금에 비해 전류 인가 장비가 필요하지 않아 도금 공정이 간단하고, 피도금체에 따른 인가 전류, 전압, 금속의 환원 전위 등을 계산하지 않아도 되기 때문에 전문적인 지식이 없어도 도금을 할 수 있다. 하지만 무전해 도금은 도금이 진행 될수록 도금액 내 금속 이온, 환원제의 농도 등이 수시로 변화하기 때문에 도금액의 조성을 파악하여 원하는 두께의 도금층을 형성하는 방법에 대한 연구가 필요하다. 본 연구에서는 무전해 도금액 내 환원제, 도금액 온도, 도금 시간을 변경하여 Ni 무전해 도금을 형성 하였고 그 특성을 평가하였다. 도금은 각각 플라스틱, RF module 유리 등 다양한 기판에 진행 하였으며, 도금 후 밀착성, 도금 두께 및 microstructure를 분석하였다. 도금 후 밀착성을 분석하기 위해 열처리 후 박리정도를 테스트를 하였고, 도금 두께 및 microstructure를 분석하기 위해 field emission scanning electron microscope (FE-SEM), energy-dispersive spectroscopy (EDS)를 사용하였다. 실험 결과, 두께 $3{\sim}5{\mu}m$ 급의 균일한 도금층이 형성된 것을 확인하였으며, $260^{\circ}C$에서 3회 열처리 후 박리성 평가 결과, 결함 없는 양호한 표면을 나타내었다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2012.10a
• /
• pp.822-824
• /
• 2012

21세기는 유전자, 질병검사를 통해 질병 예방, 예후 관리, 재택 및 원격 진료 시스템을 구축하여 초고감도, 실시간으로 환자의 건강 상태를 모니터링 하고, 진단, 처방할 수 있는 IT/BT/NT를 결합한 유비쿼터스 의료 시스템이 대두할 것으로 기대되고 있다. 유비쿼터스 의료 시스템의 핵심적인 역할을 할 것으로 기대되는 바이오센서는 측정 기술로서 획기적인 발전을 거듭하고 있으며 생물학, 화학, 의학, 전자, 물리, 컴퓨터, 기계 공학 등 최첨단 학문의 관련 기술이 복합적으로 융합되면서 실용화에 필요한 요소 기술들이 접목되고 점점 소형화, 시스템화 되어 가고 있는 추세이다. 특히 SiNW(silicon nanowire) 바이오센서 같은 경우 양쪽의 전극이 소스와 드레인 역할을 하고 SiNW receptor가 검출대상과 결합하면 게이트 역할을 하게 된다. 불순물의 농도에 따라 전기적 특성이 결정되는데 검출하고자하는 대상이 receptor와 결합하게 되면 마치 MOS에서 게이트에 전압을 인가한 동작과 같은 역할을 하게 되어 소소와 드레인 사이에 채널이 형성되고 하나의 저항처럼 동작하게 된다. 본 논문에서는 기존의 MOS를 이용하여 현재 전자소자나 바이오센서 등 많은 분야에서 응용되고 있는 SiNW 바이오센서의 기능과 유사하게 피드백 회로를 통해 구현하였다. 피드백 회로의 정상 작동 확인과 SiNW 바이오센서의 역할을 대체한 MOS 소자의 정상 작동을 확인을 위해 블루투스 통신을 이용하여 모니터에 전압 값을 표시한다.