• Title/Summary/Keyword: 전기 접촉 저항

Search Result 300, Processing Time 0.03 seconds

금 나노입자 형성을 이용한 계층구조 $SiO_2$ 코팅층의 제조 및 표면 특성

  • Kim, Ji-Yeong;Kim, Eun-Gyeong;Kim, Sang-Seop
    • Proceedings of the Materials Research Society of Korea Conference
    • /
    • 2012.05a
    • /
    • pp.89.2-89.2
    • /
    • 2012
  • $150^{\circ}$ 이상의 접촉각을 가지는 초소수성 표면은 self-cleaning, anti-fingerprint, anti-contamination 등의 특성을 가지므로 전자, 도료, 자동차 등 다양한 산업에서 활용될 수 있다. 재료 표면의 친/소수성은 물리적 요인과 화학적 요인 두 가지 요인을 조절함으로써 제어할 수 있다. 즉, 표면의 거칠기를 크게 하거나 표면에너지를 낮춰줌으로써 초소수성 표면을 구현할 수 있다. 실리카는 자연계에 매우 풍부하게 존재하고 있으며, 생체무해하며 내구성과 내마모성, 화학적 안정성, 고온 안정성 등을 지니고 있어 박막소재로 이용하기에 우수한 특징을 지니고 있다. 이러한 실리카 초소수성 코팅층을 형성하는 방법으로 본 연구에서는 전기분무법으로 마이크로 크기의 실리카 입자로 형성된 코팅층을 형성하였다. 이러한 마이크로 구조의 표면거칠기를 더욱 높이기 위하여 금 나노입자를 부가적으로 형성시켜 마이크로-나노구조 혼성의 계층구조를 만들고자 하였다. 금 나노입자는 자외선 조사 광환원법을 사용하였고, 이러한 계층구조에 플루오린 처리를 하여 계층구조 초소수성 코팅층을 형성하였다. 계층구조를 가지는 실리카 코팅층은 물 이외에 표면장력이 낮은 용액에서도 높은 접촉각을 보였고, 이러한 코팅층의 고온 안정성과 내구성, UV 저항성 등을 조사하여 실제 응용 가능성을 검토하였다.

  • PDF

Applications of Micro-Droplet Cell to Study of Localized Corrosion Resistance of Stainless Steels (스테인리스강의 국부부식 저항성 연구에 미세방울셀의 응용)

  • Kim Sung-Yu;Kim Hee-San
    • Journal of the Korean Electrochemical Society
    • /
    • v.9 no.2
    • /
    • pp.70-76
    • /
    • 2006
  • Micro-droplet cell with free droplet as a micro-electrochemical technique has been limited to apply to electrochemical systems with high wetting properties such as an acidic solution and low grade stainless steels(Type 316L). By loading negative pressure to a droplet, control of droplet size, and use of hydrophobic gasket, the cell is modified to be allowed to use for electrochemical systems with high wetting properties. For giving the reliability of new cell, studies on local corrosion were conducted for three different systems-an acidic chloride solution and high chromium ferritic stainless steel, the other acidic chloride solution and type 316, and a neutral chloride solution and type 316. stainless steel. Firstly, the modified micro-droplet cell allows the anodic polarization curves in an acidic chloride solution to show the fact that the local corrosion of high chromium stainless steel near the $\alpha/\sigma$ interface is due to the Cr depleted zone. Secondly, the local anodic polarization test of type 316 L in the other acidic chloride solution can be successfully conducted in the cell. Furthermore, the local polarization curves help elucidating the corrosion of type 316 with $\delta-ferrite$ phase. Finally, the polarization curves of type 316 L in a neutral chloride solution indicates that the factor affecting the pitting corrosion resistance was inclusions rather than $\delta-ferrite$.

Indium Molybdenum Oxide 박막의 증착온도 변화에 따른 광학적 및 전기적 특성 연구

  • Jeon, Ji-A;O, Gyu-Jin;Kim, Eun-Gyu
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2015.08a
    • /
    • pp.182.1-182.1
    • /
    • 2015
  • Transparent conducting oxides (TCOs)는 높은 투과율과 낮은 전기전도도를 갖고 있어 광다이오드, 태양전지 등 광소자에 적용하기 위해 많은 연구가 진행되어 왔다. 특히 Indium oxide 계열의 박막은 TCO 물질 중 하나로서 3.6 eV 의 wide bandgap을 가지고 있고, 높은 투과율과 낮은 전기 전도도 (< $10-3{\Omega}cm$)를 보여 다양한 응용이 가능해 오랫동안 연구 되어 지고 있다. 게다가 Indium oxide 계열의 박막은 낮은 가격과 화학적 안정성, 공정과정의 편의성 등 다양한 이점을 가지고 있어서 현재는 더 낮은 가격으로 생성해 더 높은 효율을 만드는데 관심이 집중되고 있다. 이러한 박막은 태양광 흡수층에서 생성되는 캐리어의 이동 및 외부 전극과의 접촉에서 발생하는 손실을 줄이기 위한 전극용 소재로 연구되어지고 있다. 본 연구에서는 Indium Molybdenum Oxide 박막을 Indium oxide와 Molybdenum 타겟을 이용하여 co-sputtering 방법으로 증착하였다. Indium molybdenum oxide 박막은 일정한 Mo 도핑농도와 일정한 Ar 개스 분압에서 다양한 기판온도 변화를 통해 증착하였다. 제작된 Indium molybdenum oxide 박막은 Hall Effect Measurement, Ultraviolet-Visible spectroscopy 및 X-Ray Diffraction (XRD) 등을 분석해 기판의 온도변화에 따른 전기비저항 및 광 투과도의 특성변화를 조사하였다.

  • PDF

Effect of Internal Electrode on the Microstructure of Multilayer PTC Thermistor (적층형 PTC 서미스터의 미세구조와 PTCR 물성에 미치는 내부전극재의 영향)

  • Myoung, Seong-Jae;Lee, Jung-Chul;Hur, Geun;Chun, Myoung-Pyo;Cho, Jeong-Ho;Kim, Byung-Ik
    • Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
    • /
    • 2007.11a
    • /
    • pp.181-181
    • /
    • 2007
  • PTCR 세라믹스를 적층형 부품으로 제조할 경우 소형화, 저 저항화 및 과전류 유입 시 빠른 응답특성을 갖는다는 장점을 가지고 있으며, 이러한 적층형 부품제조시에는 내부전극재가 부품소자의 물성에 중요한 영향을 미친다. 특히 우수한 옴성 접촉(Ohmic Contact)을 갖는 Zn, Fe, Sn, Ni 등의 적층 PTC용 전극재는 높은 산화특성으로 인해 재산화 과정에서의 비옴성 접촉(Non-ohmic contact)을 갖게 되어 PTC 특성을 저하시킬 우려가 있다. 따라서 본 연구에서는 적층형 PTCR 세라믹스의 내부전극재와 반도체 세라믹층의 동시소성거동 및 적층 PTCR 세라믹스의 전기적 특성을 평가하였다. 본 연구에 적용된 내부전극재로는 Ni 전극을 사용하였고, Ni 전극용 paste로는 무공제 paste, 반도체 세라믹공제 paste, $BaTiO_3$ 공제 paste의 3종 전극재가 이용되었다. 적층형 PTCR 세라믹스의 제조공정은 테이프 캐스팅(Tape casting), 내부전극인쇄, 적층 및 동시소성을 포함하는 적층화공정을 적용하였다. 각각의 전극 paste를 적용하여 제조된 chip은 미세구조관찰, I-V특성, R-T특성 등을 평가하여 내부전극내 세라믹공제의 영향을 고찰하였다.

  • PDF

Cold Spray 증착된 Cu의 전면전극 특성연구

  • Gang, Byeong-Jun;Park, Seong-Eun;Kim, Yeong-Do;Kim, Seong-Tak;Lee, Hae-Seok;Cha, Yu-Hong;Kim, Do-Yeon;Park, Jeong-Jae;Yun, Seok-Gu;Kim, Dong-Hwan
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2014.02a
    • /
    • pp.482.1-482.1
    • /
    • 2014
  • 고효율 셀 및 생산 단가 절감은 결정질 실리콘 태양전지에서 가장 중요시되고 있는 이슈이다. 그 중 박형 실리콘 웨이퍼를 사용하는 공정은 고효율 및 생산단가의 절감을 만족시킬수 있는 방안으로 개발되고 있으며, 전면 전극 재료인 Ag를 다른 금속 재료로 대체하는 방법 또한 단가 절감을 위한 방안으로 연구가 진행 중이다. 하지만 박형 웨이퍼를 기존 공정에 적용할 시 전후면 전극 형성을 위한 고온의 소성 공정 때문에 웨이퍼의 휨 현상이 문제가 되고 있다. Cu 금속 분말의 저온 분사법을 결정질 실리콘 태양전지 전면전극 형성에 적용할 경우, 박형 실리콘 웨이퍼에 적용하는 문제와 Ag 전극의 대체 전극 사용 문제를 동시에 해결할 수 있는 대안이 될 것으로 사료된다. 본 연구에서는 Cold spray법을 사용하여 결정질 실리콘 태양전지 에미터 위에 Cu 전면 전극을 형성하였으며 반복되는 증착 횟수에 따른 전기적 특성 및 형상학적 특성 등을 평가하였다. 전극 형성 전의 Cu 분말 크기는 1~10 마이크론 이었으며, 주사전자현미경을 이용하여 전극의 형상 및 종횡비를 측정하였다. 또한 transfer length method (TLM) 패턴을 실리콘 웨이퍼 표면에 형성하여 접촉 저항 특성 및 전극의 비저항을 평가하였다.

  • PDF

Effect of Surface Treatment of Ti on Oxidative Thin Film of Electronic Materials (전자재료 산화박막에 대한 Ti표면처리 효과)

  • Lee, Won-Kyu;Cho, Dae-Chul
    • Journal of the Korea Academia-Industrial cooperation Society
    • /
    • v.6 no.3
    • /
    • pp.270-272
    • /
    • 2005
  • The behavior of surface oxidation on cobalt silicide layer was investigated under rapid thermal oxidation (RTO) conditions. The cobalt silicide layer was prepared on p-type silicon substrates. We used Ti thin film as a capping layer in order to measure the degree of oxidation of the layer. Oxide grew faster on the cobalt silicide prepared with the Ti capping layer to reach ca $500{\AA}$ at $700^{\circ}C$ in thickness. The oxide film kept growing under $550^{\circ}C\~700^{\circ}C$ of the RTO condition, resulting in a saturated state above $500{\AA}$.

  • PDF

사파이어 기판 위에 성장한 N-tyep ZnO Ohmic 접합 연구

  • Lee, Gyeong-Su;Seo, Ju-Yeong;Song, Hu-Yeong
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2011.02a
    • /
    • pp.96-96
    • /
    • 2011
  • ZnO는 실온에서 3.37 eV의 큰 밴드갭 에너지와 60 meV의 높은 exciton binding energy를 가지고 있어 광소자를 만드는데 큰 관심을 얻고 있다. 또한 최근에는 ZnO를 기반으로 한 동종접합 전광소자를 만드는데 성공하였다. 그러나 소자의 성능을 높이기 위해 여러 가지 개선할 사항이 있다. 그 중에 하나는 캐리어를 잘 주입 시키기 위한 금속-반도체 접합을 구현하는 것이다. 이러한 문제를 개선하기 위해서는 ZnO 기반으로 한 낮은 비저항을 가진 소자가 필요하다. 일반적으로 n-type ZnO Ohmic 접합에서 쓰이는 금속은 Ti/Au, Ta/Au, Al/Au 등이 있다. 실험방법은 c-plane 사파이어 기판 위에 펄스 레이저 증착 방법으로 3시간 동안 $500^{\circ}C$ 환경에서 ZnO 박막을 성장하고, 표면을 고르게 하기 위해 $1000^{\circ}C$에서 1분 동안 열처리를 진행하였다. 샘플 위에 photo-resist 코팅을 한 다음 transfer length method(TLM)를 이용하기 위해 포토리소그래피 장비를 통하여 샘플을 노광하였다. 그 위에 Ti/Au (30 nm/80 nm)를 E-beam/thermal evaporation으로 증착 하였다. 이는 일반적인 반도체 공정과 Lift-off방식을 이용하여 패터닝 하였다. 샘플을 열처리하는 것은 금속과 반도체의 접촉 접착과 전기적인 성질을 개선하고 응력과 계면 결함을 감소시키기 때문에 샘플을 100, 200, 300, 400, $500^{\circ}C$에서 각각 열처리하였다. 저항을 구하기 위해 각각 열처리된 샘플과 as-deposited의 전류, 전압 특성을 측정하고, 이러한 실험 방법으로 n-type ZnO의 Ohmic 접합을 구현하는 것이 목표이다.

  • PDF

금속나노와이어를 이용하여 제작한 박막의 특성 향상을 위한 나노용접에 관한 연구

  • O, Ji-Su;Yeom, Geun-Yeong
    • Proceedings of the Korean Institute of Surface Engineering Conference
    • /
    • 2018.06a
    • /
    • pp.118-118
    • /
    • 2018
  • Indium tim Oxide (ITO) 의 idium 공급 제한과 그 고유한 특성상 유연기판에 적용에는 한계가 있어 대체 물질 개발이 활발히 이뤄지는 가운데, 금속나노와이어는 그 중에서도 각광받는 물질 중 하나이다. 금속나노와이어 네트워크는 높은 전기 전도성, 투명성과 같은 많은 이점을 가지며 유연기판에 다양한 방법으로 손쉽게 제조할 수 있다. 이러한 장점에도 불구하고 금속나노와이어는 자체의 고유한 표면 거칠기 및 접착 문제 등으로 인해 그 한계를 가지며, 또한 polynivnylpyrolidone (PVP)의 코팅이 불가피하기 때문에 나노와이어 간의 높은 접촉저항 및 junction 문제는 해결과제로 남아있다. 본 연구에서는 이러한 금속나노와이어의 문제를 극복하기 위해 유도전류에 의해 와전류를 발생시켜 나노와이어 junction 부분에서 짧은 시간동안 국소적으로 용접시킬 수 있는 induction coil system을 구축하였다. 금속나노와이어 전극 기판의 투명도를 유지하며 기판과 나노와이어에 영향을 미치지 않고 electric field를 통해 nano-welding 하는 효과를 기대하였다. 그 결과, 실험에 사용한 은나노와이어와 구리나노와이어는 초기 투과도를 유지하면서 면저항을 각각 약 68 %, 50% 감소하는 효과를 보였다. 또한 표면 이미지 측정을 하여 표면 거칠기도 감소하였음을 확인하였으며, welding됨에 따라 내구성 향상에도 영향을 미쳤음을 bending test 와 adhesion test를 통해 그 특성이 향상되었음을 확인하였다. 본 연구에서 실시한 와전류를 이용한 나노용접 방법은 건식방법이며 열이 직접적으로 발생하지 않기 때문에 모든 종류의 금속 나노와이어에 적용될 것으로 기대하며, 짧은 시간과 저렴한 비용으로 넓은 영역에 적용 가능하다는 장점을 가져 다방면에 활용 가능할 것으로 기대한다.

  • PDF

AFM을 이용한 나노급 $Ge_2Sb_2Te_5$의 전기적 특성

  • Bae, Byeong-Ju;Hong, Seong-Hun;Jo, Jung-Yeon;O, Sang-Cheol;Hwang, Jae-Yeon;Lee, Heon
    • Proceedings of the Materials Research Society of Korea Conference
    • /
    • 2009.05a
    • /
    • pp.21.1-21.1
    • /
    • 2009
  • 상변화 메모리는 비휘발성 메모리이면서 빠른 동작 속도, 낮은 동작 전압 등 다양한 장점을 지니고 있어 차세대 메모리로 주목 받고 있다. 최근 상변화 메모리의 동작 전류를 감소시키기 위해 상변화 물질 및 전극 물질에 대한 연구를 진행하고 있으며, 소자의 크기를 최소화 하기 위한 연구가 진행되고 있다. 본 연구에서는 나노 임프린트 리소그래피와 전도성 AFM을 이용하여 나노급 상변화 물질의 특성을 평가하였다. 나노급 상변화 물질을 형성하기 위해 열경화성 나노 임프린트 리소그래피를 이용하여 $Ge_2Sb_2Te_5$(GST)/Mo/SiO2 기판 위에 200nm급 홀 패턴을 형성하였다. 홀 패턴에 Cr을 증착하여 리프트 오프 한 뒤 Cr을 하드 마스크로 사용하여 GST를 식각하였다. 그 결과, Mo 하부 전극 위에200nm 지름과 100nm 높이를 가지는 GST 나노 기둥을 형성하였다. GST 나노 기둥의 전기적 특성 평가를 위해 저항 측정 장비 및 펄스 발생기와AFM을 사용하였다. AFM은 접촉 모드로 설정하였으며, Pt가 코팅된 AFM tip을 사용하여 Cr 하드 마스크와 함께 상부 전극으로 사용하였다. GST 나노 기둥을 초기화 시키기 위해 I-V sweep을 하였으며, 그 결과 $1M\Omega$에서 $10\;k\Omega$으로 저항이 변화함을 확인하였다. GST 나노 기둥은 2V, 5ns의 리셋 펄스에서 비정질로 변화하였으며, 1.3V, 150ns의 셋 펄스에서 결정질로 변화하였다. 이 동작 전압으로 5번의 스위칭 특성을 평가하였으며, 이 결과는 소자 형태의 200nm 급GST의 특성과 유사하여 나노급 상변화 물질을 테스트하는 새로운 방법으로 사용될 수 있을 것이다.

  • PDF

Schottky Contact Application을 위한 Yb Germanides 형성 및 특성에 관한 연구

  • Na, Se-Gwon;Gang, Jun-Gu;Choe, Ju-Yun;Lee, Seok-Hui;Kim, Hyeong-Seop;Lee, Hu-Jeong
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2013.02a
    • /
    • pp.399-399
    • /
    • 2013
  • Metal silicides는 Si 기반의microelectronic devices의 interconnect와 contact 물질 등에 사용하기 위하여 그 형성 mechanism과 전기적 특성에 대한 연구가 많이 이루어지고 있다. 이 중 Rare-earth(RE) silicides는 저온에서 silicides를 형성하고, n-type Si과 낮은 Schottky Barrier contact (~0.3 eV)을 이룬다. 또한 낮은 resistivity와 Si과의 작은 lattice mismatch, 그리고 epitaxial growth의 가능성, 높은 thermal stability 등의 장점을 갖고 있다. RE silicides 중 ytterbium silicide는 가장 낮은 electric work function을 갖고 있어 n-channel schottky barrier MOSFETs의 source/drain으로 주목받고 있다. 또한 Silicon 기반의 CMOSFETs의 성능 향상 한계로 인하여 germanium 기반의 소자에 대한 연구가 이루어져 왔다. Ge 기반 FETs 제작을 위해서는 낮은 source/drain series/contact resistances의 contact을 형성해야 한다. 본 연구에서는 저접촉 저항 contact material로서 ytterbium germanide의 가능성에 대해 고찰하고자 하였다. HRTEM과 EDS를 이용하여 ytterbium germanide의 미세구조 분석과 면저항 및 Schottky Barrier Heights 등의 전기적 특성 분석을 진행하였다. Low doped n-type Ge (100) wafer를 1%의 hydrofluoric (HF) acid solution에 세정하여 native oxide layer를 제거하고, 고진공에서 RF sputtering 법을 이용하여 ytterbium 30 nm를 먼저 증착하고, 그 위에 ytterbium의 oxidation을 방지하기 위한 capping layer로 100 nm 두께의 TiN을 증착하였다. 증착 후, rapid thermal anneal (RTA)을 이용하여 N2 분위기에서 $300{\sim}700^{\circ}C$에서 각각 1분간 열처리하여 ytterbium germanides를 형성하였다. Ytterbium germanide의 미세구조 분석은 transmission electron microscopy (JEM-2100F)을 이용하였다. 면 저항 측정을 위해 sulfuric acid와 hydrogen peroxide solution (H2SO4:H2O2=6:1)에서 strip을 진행하여 TiN과 unreacted Yb을 제거하였고, 4-point probe를 통하여 측정하였다. Yb germanides의 면저항은 열처리 온도 증가에 따라 감소하다 증가하는 경향을 보이고, $400{\sim}500^{\circ}C$에서 가장 작은 면저항을 나타내었다. HRTEM 분석 결과, deposition 과정에서 Yb과 Si의 intermixing이 일어나 amorphous layer가 존재하였고, 열처리 온도가 증가하면서 diffusion이 더 활발히 일어나 amorphous layer의 두께가 증가하였다. $350^{\circ}C$ 열처리 샘플에서 germanide/Ge interface에서 epitaxial 구조의 crystalline Yb germanide가 형성되었고, EDS 측정 및 diffraction pattern을 통하여 안정상인 YbGe2-X phase임을 확인하였다. 이러한 epitaxial growth는 면저항의 감소를 가져왔으며, 열처리 온도가 증가하면서 epitaxial layer가 증가하다가 고온에서 polycrystalline 구조의 Yb germanide가 형성되어 면저항의 증가를 가져왔다. Schottky Barrier Heights 측정 결과 또한 면저항 경향과 동일하게 열처리 증가에 따라 감소하다가 고온에서 다시 증가하였다.

  • PDF